rtl

如何使用display提高debug效率呢？

在verilog中雖然沒有system verilog的assertion，但是我們依舊可以使用display打印檢查各類錯誤，在RTL級的仿真中能夠快...

2023-08-27 標簽：芯片設計仿真器RTL 1123 0

FPGA如何能讓程序員們更友好的開發(fā)編程呢？

對于一個軟件開發(fā)人員，可能聽說過 FPGA，甚至在大學課程設計中，可能拿FPGA做過計算機體系架構相關的驗證，但是對于它的第一印象可能覺得這是硬件工程師...

2023-08-25 標簽：FPGA設計人工智能RTL 624 0

淺析形式驗證的分類、發(fā)展、適用場景

Formal Verification：利用數(shù)學分析的方法，通過算法引擎建立模型，對待測設計的狀態(tài)空間進行窮盡分析的驗證。

2023-08-25 標簽：EDA工具RTLSVA 1467 0

把子模塊包含網(wǎng)表的RTL代碼添加到BD中的方法分享

Vivado以IP為核心的設計理念的一個重要支撐就是IP Integrator（簡稱IPI，IP集成器）。用戶可以很便捷地把VivadoIP Catal...

2023-08-24 標簽：VHDL語言RTLVivado 1292 0

基于R828D調諧器芯片接收器RTL-SDR BLOG V4短波和濾波改善

改進短波接收?，F(xiàn)在使用一個內置的上變頻器，而不是使用直接采樣電路。這意味著沒有更多的奈奎斯特折疊約14.4 MHz的信號，提高靈敏度，和可調的高頻增益。

2023-08-22 標簽：接收器SDR調諧器 3693 0

UVM設計模式之狀態(tài)模式介紹

軟件設計中，F(xiàn)SM(Finite-State Machine)分為3部分：狀態(tài)（State)，事件（Event)，動作（Action)。

2023-08-22 標簽：RTLUVM狀態(tài)機 881 0

測試文件編寫流程說明

testbench是寫輸入激勵的，是一種驗證手段。

2023-08-19 標簽：測試時鐘RTL 629 0

work庫在VHDL中的特殊用法

VHDL 的一個強大功能是用庫來組織 RTL 的不同部分。通過使用庫，不同的設計人員可以做這個工程中自己負責的那部分工作，而不必擔心會在命名方面與其他設...

2023-08-19 標簽：反相器vhdlRTL 848 0

RTL設計規(guī)范有哪些？一個RTL用例設計介紹

D觸發(fā)器結構如下圖所示，先有時鐘上升沿，然后才有D的值賦給Q，沒有上升沿Q值保持不變，時序邏輯在時鐘上升沿/下降沿后才變化

2023-08-18 標簽：計數(shù)器RTLD觸發(fā)器 1879 0

淺析UPF設計的debug過程

景芯SoC用always on的power domain電壓域的pwrdown_mux信號作為power switch cell的switch控制信號，...

2023-08-16 標簽：控制器芯片設計RTL 976 0

如何在SpyGlass環(huán)境本身中修復這些Lint錯誤呢？

我們將分析 lint目標運行期間產生的違規(guī)行為。我們可以使用 SpyGlass GUI 中的各種調試工具來了解違規(guī)

2023-08-14 標簽：驅動器RTL過濾器 2506 0

一覽pipeline中所出現(xiàn)的五個基本要素

stageable、StageableKey是最整個pipeline中的基本數(shù)據(jù)類型元素

2023-08-12 標簽：處理器RTLPipeline 872 0

如何對傳統(tǒng)的非DFX設計進行調試呢？

對傳統(tǒng)的非DFX設計進行調試時，一個重要環(huán)節(jié)是插入ILA（Integrated Logic Analyzer，集成邏輯分析儀）。

2023-08-10 標簽：處理器VHDL語言RTL 806 0

SystemC的隨機驗證過程是怎樣的？

SystemC是基于C++的系統(tǒng)級設計語言，兼具描述硬件電路模型和面向對象的抽象能力。

2023-08-07 標簽：芯片設計仿真器C語言 800 0

使用MATLAB和Simulink創(chuàng)建FPGA原型的最佳方法

芯片設計和驗證工程師通常要為在硅片上實現(xiàn)的每一行RTL代碼寫出多達10行測試平臺代碼。驗證任務在設計周期內可能會占用50%或更多的時間。盡管如此辛 苦，...

2023-08-06 標簽：fpgamatlab算法 1518 0

使用VHDL實現(xiàn)Flash讀寫控制器設計

首先拋出重點：使用Xilinx的平臺，最大的難點在于，要自己設計一個Flash讀寫控制器。

2023-08-03 標簽：fpga控制器FlaSh 872 0

Vivado仿真器和代碼覆蓋率簡析

編寫 HDL 通常是 FPGA 開發(fā)中耗時最少的部分，最具挑戰(zhàn)性和最耗時的部分可能是驗證。根據(jù)最終應用程序，驗證可能非常簡單，也可能非常復雜，簡單的話只...

2023-08-03 標簽：仿真器RTLVivado 1725 0

MicroBlaze串口設計

本系統(tǒng)中，Basys3的MicroBlaze模塊調用基于AXI協(xié)議的UART IP核，通過AXI總線實現(xiàn)MicroBlaze-UART之間的通信，完成串口打印。

2023-08-02 標簽：FPGA設計連接器RTL 1301 0

RTL設計方法學及設計原理之數(shù)字信號的類型分析

理解了寄存器的原理，在了解實際電路設計方法之前，先讓我們了解一下，在數(shù)字集成電路設計時，需要處理一些什么樣的信號類型，并且如何通過常用的電路結構實現(xiàn)對這...

2023-08-01 標簽：寄存器數(shù)字信號RTL 1410 0