138譯碼器的設(shè)置目的是為了實現(xiàn)IO復用，單片機上IO資源緊張，掛載的外設(shè)較多，為了解決這一矛盾，引入了138譯碼器單個138譯碼器能夠利用3個IO實現(xiàn)8路選擇（在邏輯上相當于擴展了5個IO），比賽
2022-01-12 07:25:11
74LS138譯碼器是什么？74LS138譯碼器的擴展方法是什么？
2022-01-19 07:14:36
的器件只能作十進制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是二進制的，所以輸出表達都是十六進制的，為了滿足十六進制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來實現(xiàn)。圖4-1
2009-10-11 09:22:08
8051單片機控制8*8點陣時，不用譯碼器可以嗎？8*8總共燈的數(shù)量大于51單片機接口數(shù)量，但是又不會用譯碼器，有沒有不用譯碼器實現(xiàn)控制的方法啊，比如顯示特定兩位數(shù)字之類的。
2023-10-20 06:03:44
第一次發(fā)帖，自己仿真的一個譯碼器，謝謝大家！
2016-03-22 13:34:35
本文介紹了2-4譯碼器的modelsim實現(xiàn)，文檔中包含代碼，仿真結(jié)果。本文還采用了do文件的仿真方式，即寫tcl命令的方式，配合譯碼器這一例子，加深對tcl命令方式進行仿真的理解。作者親測代碼無bug，內(nèi)容詳細，易于理解，適合初學者。
2020-02-14 08:00:16
譯碼器及其應(yīng)用實驗
2017-03-21 13:36:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路。——《數(shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進制碼
2021-12-07 09:37:27
這是譯碼器的一些資料。
2014-07-13 11:59:08
viterbi encoder，維特比譯碼，是卷積編碼常用的配套譯碼器。 Anlogic viterbi decoder 實現(xiàn)了標準的維特比譯碼，其特性如下：
1. IP 支持 Anlogic
2023-08-09 06:51:05
。TTL、CMOS又沒有現(xiàn)成譯碼器可用。故而用二極管搭建此特殊譯碼器，簡單、可靠低成本與現(xiàn)有系統(tǒng)親和度高。我的高一級的產(chǎn)品顯示部分用的是人機界面。
2016-11-17 09:40:39
,OFF,ON1D7點亮 ONON,ON,OFF1D8點亮 ONON,ON,ON1D9點亮注：X表示ON或OFF，即任意狀態(tài)。 2 板級調(diào)試下載sp6.bit文件到FPGA中，可以如圖視頻一樣操作撥碼開關(guān)，實現(xiàn)3-8譯碼器的功能。 `
2015-11-02 13:17:03
芯片，這種數(shù)字芯片由簡單的輸入邏輯來控制輸出邏輯，比如 74HC138這個三八譯碼器，圖 3-15 是 74HC138 在我們原理圖上的一個應(yīng)用。從這個名字來分析，三八譯碼器，就是把 3 種輸入狀態(tài)...
2021-07-19 09:08:52
什么是硬判決和軟判決Viterbi 譯碼算法 ？接收到的符號首先經(jīng)過解調(diào)器判決，輸出0、1 碼，然后再送往譯碼器的形式，稱為硬判決譯碼。即編碼信道的輸出是0、1 的硬判決信息。我們選擇似然概率P
2008-05-30 16:11:37
光接收機是把光纖中傳輸過來的光信號進行接收并轉(zhuǎn)換為電信號進行放大的機器。一、光接收機組成框圖光接收機的系統(tǒng)架構(gòu)中各模塊主要包括：光檢測器、前置放大器、主放大器、時鐘恢復電路以及數(shù)據(jù)判決電路、分接器等
2022-04-15 21:01:49
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端，則全譯碼器可作什么使用
2015-05-18 11:41:06
。對接收信號的檢測主要是在調(diào)諧順（Tuner）中完成的，并借助于接收機的主控CPU參檢測信號進行處理。調(diào)諧器可劃分為兩大部分，一是調(diào)諧電路，二是鏈接（Link）電路。Link電路由一片集成電路構(gòu)成，如意法
2009-08-17 13:51:48
由于卷積碼優(yōu)良的性能，被廣泛應(yīng)用于深空通信、衛(wèi)星通信和2G、3G移動通信中。卷積碼有三種譯碼方法：門限譯碼、概率譯碼和Viterbi算法，其中Viterbi算法是一種基于網(wǎng)格圖的最大似然譯碼算法，是卷積碼的最佳譯碼方式，具有效率高、速度快等優(yōu)點。
2019-11-01 08:05:38
譯碼器有哪些功能？Viterbi譯碼器是由哪幾部分組成的？
2021-05-07 07:28:33
入門小白求助，我最近在做畢業(yè)設(shè)計的時候 看到一篇《基于FPGA的漢明碼譯碼器》相關(guān)論文，其中學者對該譯碼器是這樣設(shè)計的（附圖），我想問一下在noise_add模塊中是如何向輸入數(shù)據(jù)添加噪聲干擾
2020-02-26 23:29:41
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對采用DSP只能進行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
在DIY的時候，有多元的選擇是最好的。不同品種，不同的廠家，可必免斷供，不同的型號可避免漲價打消制作的想法。在CPU或MCU中譯碼器器至關(guān)重要，多位譯碼器可使用74138多片聯(lián)級，4位譯碼器可選
2022-10-02 16:40:44
處理器(FPGA，DSP)是一個“瓶頸”；基于多相濾波的信道化接收機抽取在濾波之前，運算量小，且輸出速率低，便于FPGA實現(xiàn)，這使得在一片FPGA中實現(xiàn)數(shù)字信道化成為可能。
2019-08-22 08:01:34
顯示譯碼器是什么？如何準確設(shè)計出符合功能要求的顯示譯碼器？
2021-06-01 06:58:12
增加一些監(jiān)督碼元，這些監(jiān)督碼與信碼之間有一定的關(guān)系，接收端可以利用這種關(guān)系由信道譯碼器來發(fā)現(xiàn)或糾正錯誤的碼元。
2019-08-15 06:12:00
集成電路編碼器和譯碼器的工作原理即邏輯功能是什么？如何利用邏輯門去實現(xiàn)一種集成電路編碼器呢？如何利用譯碼器進行組合邏輯電路的設(shè)計呢？
2021-11-03 06:55:24
一種在FPGA中實現(xiàn)的基于軟判決的Viterbi譯碼算法，并以一個(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗證該算法，在Xilinx的XC3S500E芯片上實現(xiàn)了該譯碼器，最后對其性能做了分析?！ ￡P(guān)鍵詞： OFDM；Viterbi譯碼；軟判決；FPGA
2009-09-19 09:41:24
應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實現(xiàn)在 系 統(tǒng) 中 為 了 獲 得 正 確 無 誤 的 數(shù) 據(jù) 傳 輸 要 采 用 差 錯 控 制 編 碼 技 術(shù) 中 采 用和 加 速
2012-08-11 15:27:24
本文通過對長BCH碼優(yōu)化方法的研究與討論，針對標準中二進制BCH碼的特性，設(shè)計了實現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯碼之一，我國的數(shù)字電視廣播地面?zhèn)鬏敇藴蔇TMB也使用了縮短的BCH碼作為前向糾錯編碼的外碼。針對該BCH碼的特點，采用BM譯碼算法，設(shè)計了一種實時譯碼器。與其它設(shè)計方案
2021-05-25 07:04:32
本文研究了RS碼的實現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計，同時對其進行了仿真和在線調(diào)試，并給出了功能仿真圖和測試結(jié)果。時序仿真結(jié)果表明，該編譯碼器能實現(xiàn)預期功能。
2021-06-21 06:23:53
如何對74LS138譯碼器進行仿真？怎樣通過單片機去控制74LS138譯碼器呢？
2021-10-14 09:26:16
基于FPGA的Turbo碼編譯碼器各模塊實現(xiàn)的 VHDL或verilog HDL程序。急求啊謝謝大神啦！！
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實現(xiàn)提出了一種改進的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實現(xiàn)方式。驗證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實現(xiàn)提 出 了 一 種 改 進 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實
2012-08-11 15:50:06
求multisim數(shù)碼顯示譯碼器仿真?。。?！譯碼器是CC4511。。。。。我的調(diào)不太通，希望看看大神做的成品，參考一下?。。?！，很急！
2015-12-21 21:13:26
1、在FPGA中使用行為描述語句實現(xiàn)3-8譯碼器設(shè)計思路譯碼器電路有n個輸入和2n個輸出，每個輸出都對應(yīng)著一個可能的二進制輸入。本實驗設(shè)計實現(xiàn)一個3-8譯碼器，表3.1給出了該譯碼器的真值表。從
2022-07-01 15:26:26
如題，求指點如何使用ise14.7中的viterbi譯碼器ip，只能仿真，怎么下載呢？license怎么破解？
2017-05-04 13:19:14
Turbo碼編碼器的FPGA實現(xiàn)Turbo碼譯碼器的FPGA實現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
設(shè)計一個虛擬3-8譯碼器，實現(xiàn)138譯碼器的功能
2012-05-15 15:16:39
設(shè)計一個虛擬3-8譯碼器，實現(xiàn)138譯碼器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實現(xiàn)了碼率為1/2，幀長為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:20
31 基于對傳統(tǒng)Viterbi 譯碼器的分析和對改進的Viterbi 算法理論的修正，提出了一種新的Viterbi 譯碼器的實現(xiàn)方法。通過對路徑度量值的深入分析和對回溯信息的重新編碼，在不增加硬
2009-08-13 10:43:1923 3G測試系統(tǒng)中的Viterbi譯碼及其DSP實現(xiàn)及優(yōu)化
摘要 介紹了一種用于測試TD-SCDMA手機終端測試平臺中的關(guān)鍵技術(shù)——Viterbi譯碼。研究用約束度K=9的卷積編碼和最大似然Viterbi譯
2009-11-13 18:51:2518 本文利用可編程邏輯的靈活性和Nios 的強大處理能力,將多種編譯碼模塊和微處理器模塊集成到一片FPGA 內(nèi)部,方便地實現(xiàn)了通用編譯碼器的設(shè)計。由于采用了VHDL 語言,使系統(tǒng)具有可移
2009-11-30 14:27:5622 本文探討了無線通信中廣泛涉及的差錯控制問題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實現(xiàn)方案,對譯碼的各個組成部分作了分析,并在FPGA中實現(xiàn)
2010-07-21 17:20:0422 大約束度Viterbi譯碼器中路徑存儲單元的設(shè)計
1 引言 Viterbi譯碼算法是一種最大似然譯碼算法，目前廣泛應(yīng)用于各種數(shù)據(jù)傳輸系統(tǒng)，特別是衛(wèi)星
2007-08-15 17:21:47
880 
譯碼器
譯碼是編碼的逆過程，即將某個二進制翻譯成電路的某種狀態(tài)。實現(xiàn)譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:0612538 
數(shù)碼譯碼器的應(yīng)用:譯碼器課件ppt
2008-12-17 14:31:201056 
Viterbi譯碼原理
Viterbi譯碼算法（簡稱VA算法）是由Viterbi在1967年首先提出的，它是一種針對卷積碼的最大似然譯碼算法。他不是在網(wǎng)格
2009-11-13 18:50:347391 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個重要的器件，其可以分為：變量譯碼和顯示譯碼兩類。 變量譯碼一
2010-03-08 16:32:185304 卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么意思
卷積碼在一個二進制分組碼（n,k）當中，包含k個信息位，碼組長度為n，每個碼組的（
2010-03-18 14:09:212219 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復雜度高，譯碼延時大等問題，嚴重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計一個簡單有效的譯碼器是目前Turb
2010-11-25 10:10:261772 
為解決現(xiàn)代電子戰(zhàn)對接收機處理帶寬寬、靈敏度高及實時性處理的要求，提出一種數(shù)字信道化接收機的設(shè)計方法。在推導高效信道化接收機模型的基礎(chǔ)上，采用多相濾波器結(jié)構(gòu)實現(xiàn)的數(shù)字信道化接收機。該接收機利用超高速A/D對數(shù)據(jù)進行高速采樣，然后由高性能FPGA進行
2011-03-07 15:28:3361 本文描述了一種可用于CDMA 2000 通信系統(tǒng)的通用高速維特比譯碼器基于FPGA的設(shè)計與實現(xiàn)。該維特比譯碼器具有通用性和高速性, 它支持可變碼率、可變幀長的譯碼。同時它采用四個ACS 并
2011-05-14 15:18:1433 Viterbi譯碼是一種應(yīng)用廣泛的最大似然估計算法； 而功耗是通信系統(tǒng)設(shè)計中的一個重要制約因素，介紹了3種Viterbi譯碼的低功耗設(shè)計方法。對這3種設(shè)計方法的原理和實際使用效果作了詳
2011-05-16 15:54:110 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對這兩種算法硬件實現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實現(xiàn)方法，比較了兩種實現(xiàn)方法的優(yōu)缺點。最后將其應(yīng)用在實際的Viter
2011-05-28 15:18:4833 本文設(shè)計實現(xiàn)了一種支持WIMAX標準的碼長、碼率可配置LDPC碼譯碼器，通過設(shè)計一種基于串行工作模式的運算單元，實現(xiàn)了對該標準中所有碼率的支持
2011-06-08 09:52:171766 
文中提出的卷積碼譯碼Matlab仿真方案,旨在用Viterbi譯碼實現(xiàn)對卷積碼譯碼的功能。仿真結(jié)果表明,維特比是一種良好的譯碼方式。
2012-03-22 17:21:1157 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計和基于線形反饋移位寄存器的編碼器設(shè)計 , 以及由伴隨式計算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實現(xiàn)簡單
2012-05-22 10:43:4045 介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實現(xiàn)
2013-01-25 16:43:4668 動態(tài)顯示-譯碼器片選實現(xiàn)【匯編版】動態(tài)顯示-譯碼器片選實現(xiàn)【匯編版】動態(tài)顯示-譯碼器片選實現(xiàn)【匯編版】
2015-12-29 15:51:290 動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】
2015-12-29 15:51:360 截短Reed_Solomon碼譯碼器的FPGA實現(xiàn)
2016-05-11 11:30:1911 應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實現(xiàn)
2016-05-11 11:30:1911 針對無線通信系統(tǒng)中對于高頻率、高吞吐量的要求，提出了一種基于ASIC的高速Viterbi譯碼器實現(xiàn)方案。該譯碼器在約束度小于等于9的情況下，采用全并行結(jié)構(gòu)的加比選模塊。性能分析結(jié)果表明，在SMIC
2017-11-11 17:56:156 量化位數(shù)。然后基于該算法和這3個參數(shù)設(shè)計了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實現(xiàn)了譯碼效率、譯碼復雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實現(xiàn)了該譯碼器，其吞吐率可達197 Mb/s。
2017-11-16 12:59:012766 
該文通過對低密度校驗(LDPC)碼的編譯碼過程進行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計方法，該方法使編碼器和譯碼器共用同一校驗計算電路和復用相同的RAM 存儲塊，有效減少
2017-11-22 07:34:013928 
隨著現(xiàn)代無線通信系統(tǒng)日益復雜化的發(fā)展，無線基帶通信系統(tǒng)中各模塊的實際性能、延時、功耗等參數(shù)成為基帶設(shè)計的重要考慮因素。Viterbi譯碼器廣泛應(yīng)用于無線局域網(wǎng)和移動通信系統(tǒng)，并且作為基帶系統(tǒng)的重要
2019-10-06 11:09:00386 
通過正確配置譯碼器的使能輸入端，可以將譯碼器的位數(shù)進行擴展。例如，實驗室現(xiàn)在只有3線- 8線譯碼器（如74138），要求我{ ］實現(xiàn)一個4線-16線的譯碼器。該如何設(shè)計呢？圖1是其中的一種解決方案
2017-11-23 08:44:5333058 
新一代移動通信系統(tǒng)目前主要采用多載波傳輸技術(shù), 基帶傳輸速率較3G 有很大提高, 一般要求業(yè)務(wù)速率能達到30 Mb/ s 以上。約束長度卷積碼以及Viterbi譯碼器由于其性能和實現(xiàn)的優(yōu)點
2019-10-06 10:16:002031 
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06107560 
本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進制代碼翻譯成代表某一特定含義的信號（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1237755 
可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計快速、成本低廉、現(xiàn)場可編程和反復可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計的最佳方法。項目目的是用FPGA實現(xiàn)一個Viterbi譯碼器。
2019-04-24 08:29:002635 
信道的是二進制信號序列。為了充分利用信道輸出信號的信息，提高傳輸系統(tǒng)譯碼的可靠性，首先把信道的輸出信號量化，將Q電平量化序列輸入Viterbi譯碼器，因此本文采用的VB譯碼算法為軟判決譯碼算法。
2019-07-11 08:01:002822 
由網(wǎng)格圖的輸入支路特點分析可知，產(chǎn)生任意一個狀態(tài)節(jié)點Si的輸入條件mi是確定的，即mi=‘1’，i為偶數(shù)；mi=‘0’，i為奇數(shù)。輸入條件mi表示譯碼器最終需要輸出的比特信息。此外，譯碼器所要找的留選路徑是不同狀態(tài)的組合。
2018-10-02 01:07:165145 記(n0，k0，m)為卷積碼編碼器，該編碼器共有2k0×m個狀態(tài)，Viterbi譯碼器必須具備同樣的2k0×m個狀態(tài)發(fā)生器，且每個狀態(tài)必須有一個存儲路徑度量值的存儲器和一個存儲幸存路徑信息的存儲器，所以Viterbi譯碼器的復雜度呈2k0×m指數(shù)增長。
2020-07-15 20:53:511431 
，提出一種在FPGA設(shè)計中，采用全并行結(jié)構(gòu)、判決信息比特與路徑信息向量同步存儲以及路徑度量最小量化的譯碼器優(yōu)化實現(xiàn)方案。測試和試驗結(jié)果表明，該方案與傳統(tǒng)的譯碼算法相比，具有更高的速度、更低的時延和更簡單的結(jié)構(gòu)。
2020-08-11 17:41:23746 
針對電子戰(zhàn)中的寬帶偵察數(shù)字信道化接收機，提出了基于短時傅里葉變換的寬帶數(shù)字信道化接收機的改進方法，給出了該方法的FPGA實現(xiàn)。該方法采用多相濾波結(jié)構(gòu)，通過先對時域抽取信號進行傅里葉變換，再對變換結(jié)果
2021-02-05 17:35:5127 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計方法，可以
2021-04-01 11:21:465 基于FPGA的GPS接收機實現(xiàn)說明。
2021-04-09 14:01:0451 為了滿足復雜的無線通信系統(tǒng)功耗以及性能要求，提出并設(shè)計了一種指針反饋式Viterbi譯碼器。該譯碼器使相鄰時刻的
2021-04-28 09:35:411566 
基于FPGA的800Mbps準循環(huán)LDPC碼譯碼器
2021-06-08 10:31:3126 關(guān)于Actel 的FPGA的譯碼器的VHDL源代碼(通信電源技術(shù)期刊2020年第14期)-關(guān)于Actel 的FPGA的譯碼器的VHDL源代碼。適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
2021-09-16 15:18:0110 一聽到三八譯碼器這個東西可能會感覺有點熟悉，其實在STC89C51系列單片機中，里面就有一個三八譯碼器，就是一開始的流水燈程序，LED0-7這八個LED！但是怎么在FPGA中實現(xiàn)三八譯碼器呢？其實很簡單。
2023-04-26 15:38:211787 
輸入：二進制代碼，有n個；
輸出：2^n 個特定信息。
1.譯碼器電路結(jié)構(gòu)
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:002335 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論