大多數(shù)現(xiàn)代高性能ADC使用差分輸入抑制共模噪聲和干擾。 由于采用了平衡的信號處理方式，這種方法能將動態(tài)范圍提高2倍，進而改善系統(tǒng)總體性能。 雖然差分 輸入型 ADC也能接受單端輸入信號，但只有在輸入差分信號時才能獲得最佳ADC性能。
2023-02-23 11:58:39
2369 
如何實現(xiàn)高速時鐘信號的差分布線
在高速設(shè)計中，如何解決信號的完整性問題？差分布線方式是如何實現(xiàn)的？對于只有一個輸出端的時鐘信號線，如何實現(xiàn)差分布線？
2009-04-15 00:26:373051 在這里我們將討論相關(guān)的時鐘參數(shù)和方法以實現(xiàn)高速轉(zhuǎn)換器預(yù)期的性能，為此要用到一些技術(shù)訣竅和經(jīng)驗。首先從典型的ADC時鐘方案開始，如圖1中所示，我們將焦點放在信號鏈路中每一
2011-08-25 14:24:461104 
我在知乎看到了多bit信號跨時鐘的問題，于是整理了一下自己對于跨時鐘域信號的處理方法。
2022-10-09 10:44:574598 本文的目的是介紹高速ADC相關(guān)的理論和知識，詳細介紹了采樣理論、數(shù)據(jù)手冊指標、ADC選型準則和評估方法、時鐘抖動和其它一些通用的系統(tǒng)級考慮。另外，一些用戶希望通過交織、平均或抖動(dithering)技術(shù)進一步提升ADC的性能。
2023-03-16 09:15:154738 今天我們將討論時鐘如何影響精密 ADC，涉及時鐘抖動、時鐘互調(diào)和時鐘的最佳 PCB 布局實踐。
2023-04-11 09:13:22645 本文的目的是介紹高速ADC相關(guān)的理論和知識，詳細介紹了采樣理論、數(shù)據(jù)手冊指標、ADC選型準則和評估方法、時鐘抖動和其它一些通用的系統(tǒng)級考慮。 另外，一些用戶希望通過交織、平均或抖動(dithering)技術(shù)進一步提升ADC的性能。
2023-04-15 14:00:511333 
ADC0809clk端是芯片的時鐘信號輸入端，一般為500khz，外圍電路怎么接呢，如何才能獲得這個頻率的信號呢
2013-04-01 20:18:48
Doug ItoADI公司產(chǎn)品應(yīng)用工程師 根據(jù)定義，高速模數(shù)轉(zhuǎn)換器(ADC)是對模擬信號進行采樣的器件，因此必定有采樣時鐘輸入。某些使用ADC的系統(tǒng)設(shè)計師觀測到，從初始施加采樣時鐘的時間算起，啟動
2018-10-17 10:59:17
描述TIDA-01016 是一款適合高動態(tài)范圍高速 ADC 的時鐘解決方案。射頻輸入信號由高速 ADC 直接采用射頻取樣法捕獲。ADC32RF80 是一款雙通道 14 位 3GSPS 射頻取樣
2018-09-30 09:26:09
對高速信號進行高分辨率的數(shù)字化處理需審慎選擇時鐘，才不至于使其影響模數(shù)轉(zhuǎn)換器（ADC）的性能。那么時鐘抖動會對高速ADC的性能有什么影響呢？
2021-04-08 06:00:04
隨著數(shù)字信號處理技術(shù)和數(shù)字電路工作速度的提高，以及對于系統(tǒng)靈敏度等要求的不斷提高，對于高速、高精度的 ADC、DAC 的指標都提出了很高的要求。比如在移動通信、圖像采集等應(yīng)用領(lǐng)域中，一方面要求
2018-04-03 10:39:35
采用高速模數(shù)轉(zhuǎn)換器（ADC）的系統(tǒng)設(shè)計非常困難，對于輸入有兩類ADC架構(gòu)可供選擇：緩沖型和無緩沖型。
緩沖和無緩沖架構(gòu)的特征
高線性度緩沖器，但需要更高的功率；
更易設(shè)計輸入網(wǎng)絡(luò)與高阻抗緩沖器接口
2023-12-18 07:42:00
采用高速模數(shù)轉(zhuǎn)換器（ADC）的系統(tǒng)設(shè)計非常困難，對于輸入有兩類ADC架構(gòu)可供選擇：緩沖型和無緩沖型。緩沖和無緩沖架構(gòu)的特征緩沖架構(gòu)的基本特征*高線性度緩沖器，但需要更高的功率；*更易設(shè)計輸入網(wǎng)絡(luò)與高
2018-10-18 11:23:57
還可能表現(xiàn)為寬帶噪聲。這兩種噪聲都取決于所使用的振蕩器和系統(tǒng)時鐘電路。即使把理想的模擬輸入信號提供給理想的ADC，時鐘雜質(zhì)也會在輸出頻譜上有所表現(xiàn)，如圖2所示。由該圖可以推論出是電源引腳。用一個模擬電源
2019-12-11 18:12:18
還可能表現(xiàn)為寬帶噪聲。這兩種噪聲都取決于所使用的振蕩器和系統(tǒng)時鐘電路。即使把理想的模擬輸入信號提供給理想的ADC，時鐘雜質(zhì)也會在輸出頻譜上有所表現(xiàn)，如圖2所示。由該圖可以推論出是電源引腳。用一個模擬電源
2019-12-25 18:03:49
越來越多的電子產(chǎn)品利用高速信號技術(shù)來進行數(shù)據(jù)和語音通信、音頻和成像應(yīng)用。盡管這些應(yīng)用類別處理的信號具有不同帶寬，且相應(yīng)使用不同的轉(zhuǎn)換器架構(gòu)，但比較候選ADC（模數(shù)轉(zhuǎn)換器）及評估具體實施性能時，這些應(yīng)用具有某些共同特性。想請教大牛，高速ADC的交流特性是什么樣的？ (eechina)
2021-04-06 08:24:40
Rob Reeder，ADI高速信號處理部(北卡羅萊納州格林斯博羅)資深應(yīng)用工程師內(nèi)容提要如今，在設(shè)計人員面臨眾多電源選擇的情況下，為高速ADC設(shè)計清潔電源時可能會面臨巨大挑戰(zhàn)。在利用高效開關(guān)電源
2018-10-15 09:49:24
影響高速信號鏈設(shè)計性能的機制是什么？高速ADC設(shè)計中的PCB布局布線技巧有哪些？
2021-04-21 06:29:52
。近年來，NS、Atmel等公司都開發(fā)出了高速ADC，比如ADC08D1000、AT84AS003TP等，它們都是經(jīng)采樣后分多路降速進行傳輸。目前，多路并行數(shù)據(jù)傳輸存儲成為高速信號采集系統(tǒng)的主流趨勢。
2019-07-05 08:11:34
本文分析了高速電路設(shè)計中的信號完整性問題，提出了改善信號完整性的一些措施，并結(jié)合一個VGA視頻分配器系統(tǒng)的設(shè)計過程，具體分析了改善信號完整性的方法。
2021-06-03 06:22:05
本文分析了高速電路設(shè)計中的信號完整性問題，提出了改善信號完整性的一些措施，并結(jié)合一個VGA視頻分配器系統(tǒng)的設(shè)計過程，具體分析了改善信號完整性的方法。
2021-06-04 06:16:07
第三級寄存器，由于第二級寄存器對于亞穩(wěn)態(tài)的處理已經(jīng)起到了很大的改善作用，第三級寄存器在很大程度上可以說只是對于第二級寄存器的延拍，所以意義是不大的。02方法二：異步雙口RAM處理多bit數(shù)據(jù)的跨時鐘域，一般
2021-03-04 09:22:51
描述ADC12D1600RFRB 參考設(shè)計提供了展示高速數(shù)字轉(zhuǎn)換器應(yīng)用（其中整合了時鐘、電源管理和信號處理）的平臺。此參考設(shè)計利用 1.6 GSPS ADC12D1600RF 器件、板載 FPGA
2018-12-17 16:16:17
STM32f103的時鐘有四個來源高速外部時鐘信號（HSE）、低速外部時鐘信號（LSE）、高速內(nèi)部時鐘信號（HSI）和低速內(nèi)部時鐘信號（LSI），圖中分別用藍色的①~④標注。①HSE高速外部時鐘：由
2021-08-18 06:01:00
描述ADC12D1600RFRB參考設(shè)計提供了展示高速數(shù)字轉(zhuǎn)換器應(yīng)用（其中整合了時鐘、電源管理和信號處理）的平臺。此參考設(shè)計利用 1.6 GSPS ADC12D1600RF 器件、板載 FPGA
2022-09-20 07:01:22
，所以意義是不大的?！ ?b class="flag-6" style="color: red">方法二：異步雙口RAM 處理多bit數(shù)據(jù)的跨時鐘域，一般采用異步雙口RAM。假設(shè)我們現(xiàn)在有一個信號采集平臺，ADC芯片提供源同步時鐘60MHz，ADC芯片輸出的數(shù)據(jù)在
2021-01-08 16:55:23
DN1013- 了解時鐘抖動對高速ADC的影響
2019-07-17 06:41:39
，送個例子，以時鐘發(fā)生器AD9516的兩路輸出為例加以說明吧~一路100MHz輸出連接到一個ADC，另一路2 5 M H z 輸出（1/4×fSAMPLE）為一個FPGA提供時鐘信號。兩路輸出時鐘的上升沿
2018-10-26 11:05:01
的諧波注入法。表1，IEC 61000-3-2 諧波限值閉環(huán)調(diào)諧通常是一種降低諧波失真、改善 THD 的有效方法。不過，我看到過有 PFC 設(shè)計通過了 THD 測試，但無論工程師如何努力調(diào)諧控制環(huán)路，也無
2018-09-12 09:47:28
速轉(zhuǎn)換，降低速率后的數(shù)據(jù)可提供給內(nèi)部DSP處理單元進行處理。Stratix2系列FPGA的另外一個優(yōu)點是其內(nèi)部具有專門的高速數(shù)字鎖相環(huán)電路，能夠產(chǎn)生可供ADC電路使用的時鐘信號。圖3所示為
2019-04-30 07:00:11
介紹了一種基于現(xiàn)場可編程門陣列(FPGA)和第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取記憶體(DDR2)的高速模數(shù)轉(zhuǎn)換(ADC)采樣數(shù)據(jù)緩沖器設(shè)計方法,論述了在Xilinx V5 FPGA中如何實現(xiàn)高速同步
2010-04-26 16:12:39
需要一個高速的ADC在某個定點進行采樣，對采樣的電壓值進行量化，但是找了一圈好像高速的ADC都是時鐘直接控制的，只能在時鐘的沿進行采樣。因為需要對外部事件產(chǎn)生的時間點對電壓值進行量化操作，所以需要實時。按道理來說應(yīng)該是有的啊我感覺
2022-03-14 21:14:01
我繼續(xù)使用PS結(jié)構(gòu)時鐘為我的PL生成時鐘信號。如何配置PLL環(huán)路帶寬？是否還有其他方法可以通過配置改善輸出信號的抖動？關(guān)于抖動，在PS的“自定義IP”GUI中配置并不多，...由于“時鐘向?qū)P”有一
2020-08-19 06:09:57
目前的實時信號處理機要求ADC盡量靠近視頻?中頻甚至射頻,以獲取盡可能多的目標信息?因而,ADC的性能好壞直接影響整個系統(tǒng)指標的高低和性能好壞,從而使得ADC的性能測試變得十分重要?那要怎么測試高速ADC的性能？
2021-04-14 06:02:51
第二級寄存器的延拍，所以意義是不大的。02方法二：異步雙口 RAM處理多 bit 數(shù)據(jù)的跨時鐘域，一般采用異步雙口 RAM。假設(shè)我們現(xiàn)在有一個信號采集平臺，ADC 芯片提供源同步時鐘 60MHz，ADC
2020-10-20 09:27:37
測量高速信號快速的、比較干凈的測量方法是什么
2021-05-07 07:13:16
DC1075A，演示電路1075是用于高速ADC的時鐘分頻器。每個組件包括一個時鐘分頻器，后面是一個用于產(chǎn)生尖銳時鐘邊沿的重定時級
2019-02-21 09:45:45
小弟最近項目中要對200KHz的超聲波信號進行采樣，采樣時長越100us，無奈MCU自帶的ADC采樣率最高才200ksps，所以希望用MCU外帶一塊高速ADC來實現(xiàn)。因為后續(xù)處理要求精度比較高，所以
2018-09-27 11:45:20
您好：我在選型高速ADC時，發(fā)現(xiàn)datasheet上標注了采樣率范圍，給出最小值典型值和最大值。比如AD9208，輸入時鐘最高6GHz，采樣率三值分別為2500，3000,3100MSPS。請問
2018-07-30 08:53:53
請問高速ADC或DAC輸入時鐘占空比如果不是50%或遠高于或遠低于50%對ADC或DAC性能有何影響？
2018-08-16 06:09:00
的ADC同時采樣同一個模擬信號，希望采樣后重構(gòu)此模擬信號。有兩個問題請教。1.每個ADC的時鐘如何處理比較合適？看論文，主要介紹的是同一個頻率時鐘500MHz，每個相位差90°。如果這樣，采樣后數(shù)據(jù)如何同步，對齊，還原出原來的信號？2.如果每個ADC的時鐘同頻率，相位差不是90°，是隨機的。
2018-07-24 10:45:54
包含千兆采樣率ADC的系統(tǒng)設(shè)計會遇到許多復(fù)雜情況。面臨的主要挑戰(zhàn)包括時鐘驅(qū)動、模擬輸入級和高速數(shù)字接口。本文探討了如何才能克服這些挑戰(zhàn)，并給出了在千兆赫茲的速度下進行系統(tǒng)優(yōu)化的方法。在討論中，時鐘
2019-05-30 05:00:04
摘 要：本文提出了一種低壓工作的高速10bit Pipelined ADC。采用自舉時鐘采樣和Cascode頻率補償?shù)?b class="flag-6" style="color: red">方法，該ADC可以在低電壓下工作，并達到較高的帶寬。該ADC在HJTC 0.18-μm CMOS 數(shù)模混合工
2008-11-14 15:37:29
0 以1Gsps高速捕捉信號的ADC
2009-04-16 23:35:2312 本文介紹了一種基于信號完整性計算機分析的高速數(shù)字信號 PCB板的設(shè)計方法。在這種設(shè)計方法中，首先將對所有的高速數(shù)字信號建立起PCB板級的信號傳輸模型，然后通過對信號完
2009-04-25 16:49:1337 在高中頻ADC應(yīng)用中，如何改善增益平坦度同時又不影響動態(tài)性能：摘要：本文指導(dǎo)用戶選擇適當?shù)淖儔浩?，用?b class="flag-6" style="color: red">高速模/數(shù)轉(zhuǎn)換器(ADC)前端的信號調(diào)理。本文還闡述了如何合理選擇無
2009-09-25 08:22:2323 高速信號、時鐘及數(shù)據(jù)捕捉：數(shù)據(jù)轉(zhuǎn)換系統(tǒng)背后的運作原理— 作者：Ian King 美國國家半導(dǎo)體公司應(yīng)用技術(shù)工程師隨著仿真/數(shù)字轉(zhuǎn)換器的數(shù)據(jù)轉(zhuǎn)換取樣率提高至每秒千兆個取
2009-09-25 10:42:190 極高速ADC(>1 GSPS)需要一種低抖動的采樣時鐘，以保持信噪比(SNR)。這些8比特和10比特轉(zhuǎn)換器具有由量化噪聲設(shè)置的最佳情形的噪聲基底。對滿量程正弦波進行采樣的N比特ADC，SNR的
2009-09-30 10:04:0520 本文主要討論采樣時鐘抖動對ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設(shè)計。
2009-11-27 11:24:0715 本文提出了一種低壓工作的
高速10bit Pipelined
ADC。采用自舉
時鐘采樣和Cascode頻率補償?shù)?b class="flag-6" style="color: red">方法，該
ADC可以在低電壓下工作，并達到較高的帶寬。該
ADC在HJTC 0.18-μmCMOS 數(shù)?；旌瞎に囅?/div>
2009-12-14 09:43:0718 摘要：ANSI EIA/TIA-644標準定義的低電壓差分信號(LVDS)非常適合包括時鐘分配、點對點以及多點之間的信號傳輸。本文描述了使用LVDS將高速通訊信號分配到多個目的端的方法。
2009-04-24 16:05:191274 
摘要：ANSI EIA/TIA-644標準定義的低電壓差分信號(LVDS)非常適合包括時鐘分配、點對點以及多點之間的信號傳輸。本文描述了使用LVDS將高速通訊信號分配到多個目的端的方法。
2009-05-01 11:14:271655 
高速ADC,什么是高速ADC
背景知識：
隨著計算機技術(shù)、通信技術(shù)和微電子技術(shù)的高速發(fā)展，大大促進了ADC技術(shù)的發(fā)展，ADC作為模擬量與數(shù)據(jù)量接
2010-03-24 13:28:019741 本文簡要介紹了SSC擴頻時鐘的基本概念以及如何使用力科示波器進行信號的擴頻時鐘的測試。
2011-05-17 11:23:344648 
跨時鐘域信號的同步方法應(yīng)根據(jù)源時鐘與目標時鐘的相位關(guān)系、該信號的時間寬度和多個跨時鐘域信號之間的時序關(guān)系來選擇。如果兩時鐘有確定的相位關(guān)系，可由目標時鐘直接采集跨
2012-05-09 15:21:1863 新型ADC正在朝著低功耗、高速、高分辨率的方向發(fā)展，新型流水線結(jié)構(gòu)正是實現(xiàn)高速低功耗ADC的有效方法。而MAX1200則是采用這一新技術(shù)的高速、高精度、低功耗ADC的代表。
2012-07-09 15:04:514201 
高速ADC的性能特性對整個信號處理鏈路的設(shè)計影響巨大。系統(tǒng)設(shè)計師在考慮ADC對基帶影響的同時，還必須考慮對射頻(RF)和數(shù)字電路系統(tǒng)的影響。
2012-09-25 09:30:003001 
TIDA-01015 是一款適合高速直接射頻采樣 GSPS ADC 的時鐘解決方案參考設(shè)計。該參考設(shè)計展示了采樣時鐘在為第二奈奎斯特區(qū)域輸入信號頻率實現(xiàn)高 SNR 方面的重要性。ADC
2016-01-20 15:00:410 了解高速ADC時鐘抖動的影響將高速信號數(shù)字化到高分辨率要求仔細選擇一個時鐘，不會妥協(xié)模數(shù)轉(zhuǎn)換器的采樣性能（ADC）。 在這篇文章中，我們希望給讀者一個更好的了解時鐘抖動及其影響高速模數(shù)轉(zhuǎn)換器的性能
2017-05-15 15:20:5913 任何通過時鐘電路進入ADC的噪聲都能直接到達輸出端。ADC中此電路的噪聲機制可認為是一個混頻器。當看到噪聲時，以這種方式考慮輸入就真正能洞察一切了。通過時鐘輸入進入ADC的噪聲頻率將混入模擬輸入信號，并出現(xiàn)在轉(zhuǎn)換器輸出端的FFT中。
2017-09-14 17:17:128 本文主要討論采樣時鐘抖動對 ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設(shè)計。 ADC 是現(xiàn)代數(shù)字解調(diào)器和軟件無線電接收機中連接模擬信號處理部分和數(shù)字信號處理部分的橋梁，其性能在很大程度上決定
2017-11-27 14:59:2017 ADC的采樣時鐘輸入端（CLK+和CLK?）。 通常，應(yīng)使用變壓器或電容將該信號交流耦合到CLK+引腳和CLK?引腳內(nèi)。這兩個引腳有內(nèi)部偏置，無需其它偏置。 高速、高分辨率ADC對時鐘輸入信號的質(zhì)量非常敏感。
2017-12-19 04:10:014981 
本文將為您介紹如何通過改善ADC的孔徑抖動來進一步提高ADC的信噪比。文章將重點介紹如何對時鐘信號的轉(zhuǎn)換速率進行優(yōu)化。
2018-05-14 08:59:2714 低相位噪聲時鐘解決方案的ADS5483和其他高速ADC設(shè)備使用CDCE72010時鐘合成器芯片。通過適當?shù)呐渲?，CDCE72010可以與高速ADC一起使用，以實現(xiàn)理想的性能；該器件也適用于直接實現(xiàn)印刷電路板（PCB）設(shè)計。
2018-05-16 14:33:5314 本應(yīng)用注釋討論了如何通過設(shè)計正確的時鐘電路和良好的模擬輸入網(wǎng)絡(luò)，來優(yōu)化高速流水線ADC的性能，以及如何將ADC的高速不失真的數(shù)據(jù)輸送到FPGA或ASIC上。
2018-05-18 10:34:3210 本應(yīng)用注釋討論了如何通過設(shè)計正確的時鐘電路和良好的模擬輸入網(wǎng)絡(luò)，來優(yōu)化高速流水線ADC的性能，以及如何將ADC的高速不失真的數(shù)據(jù)輸送到FPGA或ASIC上。
2018-05-18 10:41:220 TI最近推出了一套適合于高速、高IF采樣模數(shù)轉(zhuǎn)換器（ADC）的設(shè)備，如ADS583，它能夠采樣多達135個MSPS。為了實現(xiàn)這些高性能設(shè)備的全部潛力，系統(tǒng)必須提供極低的相位噪聲時鐘源。CDCE72010時鐘合成器芯片提供了現(xiàn)實的時鐘解決方案，以滿足對高速ADC的嚴格要求。
2018-05-28 09:09:4711 在本視頻中, Lin Wu 將演示如何使用時鐘驅(qū)動高速 ADC
2018-06-13 01:54:005681 
大家好。我是Clarence Mayotte，Linear技術(shù)公司的應(yīng)用工程師。過去兩年中，我一直從事高速ADC的工作。
我是Alan Davidson，Altera高端FPGA的產(chǎn)品營銷
2018-06-20 05:28:004215 
根據(jù)定義，高速模數(shù)轉(zhuǎn)換器(ADC)是對模擬信號進行采樣的器件，因此必定有采樣時鐘輸入。
2019-04-15 17:12:042560 
高速ADC的進步,直接促使3G基站(如WCDMA ,TD-SCDMA,UMTS)接收(RX)和發(fā)送(TX)通路的性能改善。隨著新基站設(shè)計要求低功率工作和小尺寸,對信號鏈路元件的熱性能提出額外的要求。要求ADC低功率,高性能小尺寸。節(jié)省板空間的熱耗。
2019-11-05 16:18:517649 
高速ADC是信號處理機的不可欠缺的組成部分，其性能的好壞對信號處理系統(tǒng)的整體性能也至關(guān)重要。通常ADC的技術(shù)參數(shù)是由生產(chǎn)廠商提供，可作為設(shè)計的重要依據(jù)，但是在電路板上形成的ADC模塊的性能如何，還與
2020-08-01 11:35:543431 
對高速信號進行高分辨率的數(shù)字化處理需審慎選擇時鐘，才不至于使其影響模數(shù)轉(zhuǎn)換器（ADC）的性能。借助本文，我們將使讀者更好地理解時鐘抖動問題及其對高速ADC性能的影響。
2020-08-20 14:25:16791 
二元輸出中的寬帶噪聲，稱作量化噪聲，它限制了一個ADC的動態(tài)范圍。本文描述了兩種時下最流行的方法來改善實際ADC應(yīng)用中的量化噪聲性能：過采樣和高頻抖動。
2020-08-24 10:04:064564 
，和用基于FPGA時鐘同步設(shè)備向待采集設(shè)備和示波器發(fā)送同步的時鐘信號，使采集過程中的待采集設(shè)備與示波器的工作狀態(tài)同步。在此基礎(chǔ)上運用電氣解耦原理，隔離外部信號對待釆集設(shè)備的影響，改善功耗信息的信躁比。通過相關(guān)功耗分析進行實驗驗
2021-03-31 15:50:216 高速ADC使用外部輸入時鐘對模擬輸入信號進行采樣，如圖1所示。圖中顯示了輸入采樣時鐘抖動示意圖。 圖1、ADC采樣 輸入模擬信號的頻率越高，由于時鐘抖動導(dǎo)致的采樣信號幅度變化越大，這點在圖2中顯示的非常明顯。輸入信號頻率為F2=100MHz時，采樣幅度變化如圖紅色虛
2021-04-07 16:43:457378 
DN1013-了解時鐘抖動對高速ADC的影響
2021-05-11 18:22:190 高速ADC測試和評估方法(開關(guān)電源技術(shù)與設(shè)計 第二版.pdf)-應(yīng)用范圍本應(yīng)用筆記將介紹ADI公司高速轉(zhuǎn)換器部門用來評估高速ADC的特征測試和生產(chǎn)測試方法。本應(yīng)用筆記僅供參考，不能替代產(chǎn)品數(shù)據(jù)手冊
2021-09-16 17:22:3122 高速ADC、DAC測試原理及測試方法(通信電源技術(shù)2020年16期)-隨著數(shù)字信號處理技術(shù)和數(shù)字電路工作速度的提高，以及對于系統(tǒng)靈敏度等要求的不斷提高，對于高速、高精度的ADC、DAC的指標都提出
2021-09-16 17:29:3035 blog高速ADC、DAC測試原理及測試方法(肇慶理士電源技術(shù)有限公司招聘)-隨著數(shù)字信號處理技術(shù)和數(shù)字電路工作速度的提高，以及對于系統(tǒng)靈敏度等要求的不斷提高，對于高速、高精度的ADC、DAC的指標
2021-09-17 09:17:2827 AT84AD001型ADC在2GHz高速信號采集系統(tǒng)中的應(yīng)用(無線電源技術(shù)商業(yè)計劃書)-該文檔為AT84AD001型ADC在2GHz高速信號采集系統(tǒng)中的應(yīng)用講解文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，
2021-09-24 16:39:254 本文結(jié)合實際測試中遇到的時鐘信號回溝問題介紹了高速信號的概念，進一步闡述了高速信號與高頻信號的區(qū)別，分析了25MHz時鐘信號沿上的回溝等細節(jié)的測試準確度問題，并給出了高速信號測試時合理選擇示波器的一些建議。
2022-09-14 09:20:173153 本文件的目的是介紹與高速模數(shù)轉(zhuǎn)換器（ADC）。本文件詳細介紹了抽樣理論，數(shù)據(jù)表規(guī)格、ADC選擇標準和評估方法、時鐘抖動等常見問題系統(tǒng)級問題。此外，一些最終用戶希望擴展通過實現(xiàn)交織、平均或抖動技術(shù)實現(xiàn)ADC。的好處和關(guān)注點本文討論了交織、平均和抖動ADC
2022-09-20 14:23:493 高速模數(shù)轉(zhuǎn)換器（ADC）是定義上的器件 對模擬信號進行采樣，因此必須具有采樣時鐘 輸入。一些使用ADC的系統(tǒng)設(shè)計人員觀察到速度較慢 比最初應(yīng)用采樣時鐘時的預(yù)期啟動時間長。 令人驚訝的是，這種延遲的原因往往是錯誤的啟動 外部施加的ADC采樣時鐘的極性。
2023-01-05 11:07:59950 
以下應(yīng)用筆記描述了高速模數(shù)轉(zhuǎn)換器（ADC）之前信號調(diào)理電路中常用的變壓器的初級側(cè)和次級端接之間的差異。本文詳細介紹了這兩種端接方案對專為高中頻應(yīng)用設(shè)計的ADC的增益平坦度和動態(tài)性能的影響。
2023-01-13 14:49:03538 
在 DAQ 系統(tǒng)中，時鐘作為時間參考，以便所有組件可以同步運行。對于模數(shù)轉(zhuǎn)換器 (ADC)，準確且穩(wěn)定的時鐘可確保主機向 ADC 發(fā)送命令，并且 ADC 以正確的順序從主機接收命令且不會損壞。更重要的是，系統(tǒng)時鐘信號使用戶能夠在需要時對輸入進行采樣并發(fā)送數(shù)據(jù)，從而使整個系統(tǒng)按預(yù)期運行。
2023-03-16 11:14:571000 
測試方法：高品質(zhì)信號源輸出單頻信號經(jīng)過帶通濾波器后給到ADC，ADC為一顆14bit的多通道ADC，采集16k點的ADC數(shù)據(jù)做FFT分析各頻譜分量。
2023-07-04 11:33:54796 
今天給大家分享下高速ADC噪聲系數(shù)計算方法
2023-07-10 16:33:48820 
時鐘信號怎么產(chǎn)生的 時鐘信號是一種重要的信號，它在電子設(shè)備中廣泛應(yīng)用。時鐘信號的產(chǎn)生與傳輸是現(xiàn)代電子設(shè)備中不可或缺的基礎(chǔ)技術(shù)之一。時鐘信號的精確性和準確性是現(xiàn)代電子設(shè)備能夠?qū)崿F(xiàn)高速計算等復(fù)雜操作
2023-09-15 16:28:221496 同時也面臨一些挑戰(zhàn)。其中最有意義的是如何提高高速ADC的SFDR，這可以提高信號的精度和準確性。 SFDR即“串擾自由動態(tài)范圍”，代表著ADC在高頻輸入信號下輸出第一個諧波之后的最高諧波信號跟原信號的分離度。在實際應(yīng)用中，信號動態(tài)范圍比串擾自由動
2023-10-31 09:41:15270 電子發(fā)燒友網(wǎng)站提供《高速ADC的特征測試和生產(chǎn)測試方法評估筆記.pdf》資料免費下載
2023-11-27 10:28:421 是一個周期性的方波，每個周期都分為高電平（或1）和低電平（或0）兩個狀態(tài)。在每個周期的上升沿或下降沿，電路中的操作被觸發(fā)執(zhí)行。時鐘信號的頻率決定了電路的操作速率，也稱為時鐘頻率。 產(chǎn)生時鐘信號的方法取決于特定應(yīng)用的要求
2024-01-25 15:40:52909 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論