電子發(fā)燒友App
在不同的應(yīng)用中，例如傳感器測(cè)量系統(tǒng)和通信系統(tǒng)，我們觀察到共模信號(hào)在模數(shù)轉(zhuǎn)換器輸入不是恒定的。 共模電壓的變化可能是由于噪聲分量平均耦合到ADC的兩個(gè)輸入，也可能源于正常的電路操作。
在本文中，我們將了解共模電平的變化如何影響ADC的性能。
為什么ADC共模抑制很重要？
圖 1 顯示了熱電阻測(cè)量。
圖1. RTD 測(cè)量的示例圖
在上面的例子中，激勵(lì)電流源迫使固定電流流過(guò)RTD和基準(zhǔn)電阻R。 裁判. RTD兩端的電壓由 ΔΣ（三角積分）ADC.R兩端的電壓裁判還用于提供ADC的基準(zhǔn)電壓，從而產(chǎn)生比率測(cè)量。
除了提供基準(zhǔn)電壓外，R裁判電平將RTD電壓移位至ADC的指定輸入共模范圍內(nèi)。 讓我們考慮100Ω鉑RTD系統(tǒng)的一些典型值。 假設(shè)ADC采用3.3V單電源供電，激勵(lì)電流為1 mA。 通常，中間電源在ADC的共模范圍內(nèi)。 基于這個(gè)假設(shè)，我們可以使用 R裁判 =1.6 kΩ，將RTD信號(hào)電平轉(zhuǎn)換至1.6 V，接近電源電壓的中點(diǎn)。
接下來(lái)，假設(shè)RTD溫度從-100°C變?yōu)?00°C，從而改變熱電阻電阻從 60.256 Ω 到 247.092Ω。 在本例中，AINN輸入保持在1.6 V，而AINP輸入在指定溫度范圍內(nèi)從約1.66 V變化至1.847V。 如果我們假設(shè)溫度變化在我們的假設(shè)應(yīng)用中遵循正弦波形，則AINN和AINP的電壓類(lèi)似于圖2所示的波形。
圖2. 應(yīng)用圖示例，顯示 AINN、AINP 和共模電壓的電壓與時(shí)間的關(guān)系
上圖中的綠色曲線顯示了AINN和AINP的平均值，這是輸入經(jīng)歷的共模電壓。 在本例中，共模電壓不是恒定的，變化幅度約為100mVp-p。 在理想的世界中，這應(yīng)該不是問(wèn)題。 理想的差分ADC測(cè)量其兩個(gè)輸入之間的電壓差，并完全消除任何共模信號(hào)，如圖3所示。
圖3. 示例ADC測(cè)量其兩個(gè)輸入之間的電壓差，消除了共模信號(hào)
然而，使用實(shí)際ADC時(shí)，共模信號(hào)只會(huì)衰減，而不是完全抑制。 這共模抑制比率（CMRR）是一個(gè)重要的指標(biāo)，它表征ADC防止共模信號(hào)出現(xiàn)在ADC輸出端的能力。
ADC共模抑制比方程
CMRR的傳統(tǒng)教科書(shū)定義是差模增益（A差異）至共模增益（A厘米）的電路。 在數(shù)學(xué)上，我們得到等式 1：
在ADC中，差模增益是ADC線性模型的斜率，定義為輸出代碼變化與差分輸入變化之比。 同樣，A厘米通過(guò)將輸出代碼的變化除以輸入共模信號(hào)的變化來(lái)找到。 除了輸出代碼的變化，我們還可以使用輸出代碼變化的模擬等效物來(lái)查找A厘米一個(gè)差異和CMRR。 CMRR通常使用公式2以dB表示：
例如，CMRR 規(guī)范的 AD4030-24 下表提供了。
表 1. 使用的數(shù)據(jù)由以下機(jī)構(gòu)提供 ADI公司
對(duì)于10 kHz的共模信號(hào)，該器件的CMRR為132dB。 我們將很快討論CMRR規(guī)范的一個(gè)重要測(cè)試條件是測(cè)量CMRR的輸入共模。 如您所見(jiàn)，AD4030-24 CMRR測(cè)試的輸入共模為2.5 V。
那么，AD4030-24的CMRR為132 dB意味著什么？ 這意味著，通過(guò)假設(shè) A差異 = 1，AD4030-24在輸出端將輸入共模信號(hào)衰減132dB。 請(qǐng)注意，CMRR規(guī)范與頻率相關(guān)。 數(shù)據(jù)手冊(cè)通常提供器件CMRR與頻率的關(guān)系圖。 圖4顯示了AD4030-24的CMRR如何隨頻率變化。
圖4. AD4020-24的CMRR頻率變化
低于10 kHz，該器件可提供甚至大于132dB的CMRR。 如果要考慮特定頻率下的性能，則應(yīng)考慮該頻率下的CMRR。
共模變化引起的輸入誤差
除了上面討論的方程之外，我們還可以通過(guò)參考ADC輸入共模變化產(chǎn)生的誤差來(lái)推導(dǎo)出另一個(gè)有用的方程。 假設(shè)輸入共模電壓變化ΔV厘米，這會(huì)導(dǎo)致輸出代碼更改某個(gè)值。 如果輸出代碼變化的模擬等效值為ΔV外，我們得到：
我們可以說(shuō)通過(guò)ΔV改變輸入共模厘米產(chǎn)生不需要的 ΔV 誤差外在 ADC輸出端。 為了將該誤差與輸入端聯(lián)系起來(lái)，我們可以將其除以ADC差模增益，得到：
通過(guò)將等式 1 代入上述等式，我們得到等式 3：
這意味著通過(guò)ΔV改變共模電壓的效果厘米可以通過(guò)等于 （rac{| Delta V_{cm}|} 的誤差項(xiàng)進(jìn)行建模{CMRR}） 在ADC輸入端。| D在cm| CMRR|ΔVcm| CMRR 在 ADC 輸入端。
請(qǐng)注意，我們使用公式1提供的CMRR定義來(lái)推導(dǎo)出上述公式。 如果CMRR以dB為單位給出，我們應(yīng)該首先使用公式2找到以V/V為單位的等效CMRR值，然后應(yīng)用公式3。
讓我們看一個(gè)例子。
共模 ADC 測(cè)量示例：
假設(shè)ADC的不同直流規(guī)格（包括CMRR參數(shù)）在2.5 V共模輸入下測(cè)量。 對(duì)于低頻共模信號(hào)，ADC的最小CMRR為100dB。 在我們的應(yīng)用中，以下信號(hào)施加于ADC差分輸入：
如您所見(jiàn)，ADC的使用共模電平與數(shù)據(jù)手冊(cè)中指定的測(cè)試條件不同。 這將如何影響性能？
在本例中，共模輸入為3.5 V，而不是數(shù)據(jù)手冊(cè)測(cè)量中使用的2.5 V。 通過(guò)（| DeltaV_{cm}|=1）更改共模輸入會(huì)產(chǎn)生一個(gè)參考輸入的誤差項(xiàng)，如下所示（公式3）：| D在cm|=1|ΔVcm|=1產(chǎn)生一個(gè)以輸入為參考的誤差項(xiàng)，如下所示（公式3）：
請(qǐng)注意，100 dB的CMRR產(chǎn)生
（rac{A_{diff}}{A_{cm}}=10^{5}rac{V}{V}），用于上式。 一個(gè)d我ff一個(gè)cm=105在在AdiffAcm=105VV，用于上式。
本例表明，將輸入共模電壓改變一個(gè)固定值會(huì)導(dǎo)致恒定的輸入?yún)⒖颊`差。 換句話說(shuō)，我們可以通過(guò)ADC失調(diào)誤差的變化來(lái)模擬共模值的恒定變化。 在上面的例子中，如果數(shù)據(jù)手冊(cè)中的失調(diào)誤差（在輸入共模電壓為2.5V時(shí)指定）為±30 μV，現(xiàn)在我們預(yù)計(jì)它會(huì)增加到±40 μV。
ADC輸出端的恒定失調(diào)誤差可輕松校準(zhǔn)。 但是，變化的共模電壓會(huì)導(dǎo)致ADC輸入端的誤差變化。 共模變化可能是由共模噪聲引起的，例如電力線的50/60Hz噪聲，或者它們可能只是源于我們系統(tǒng)的正常運(yùn)行，如本文開(kāi)頭討論的RTD測(cè)量系統(tǒng)。
關(guān)于ADC輸入共模范圍
不同的ADC設(shè)計(jì)用于支持不同的輸入共模范圍。 許多全差分的輸入共模范圍逐次逼近寄存器（SAR）ADC 僅限于 V 周?chē)男》秶门?2.典型范圍為（V裁判/2） ±100 mV.在這些情況下，我們需要將前一級(jí)的輸出共模保持在ADC的共模范圍內(nèi)。 圖5顯示了具有輸出共模引腳（V奧克姆） 可用于將 FDA輸出的共模電平固定為 V裁判/2.
圖5. 該圖顯示了一個(gè)全差分放大器，帶有用于固定共模電平的輸出共模引腳
還有具有寬輸入共模范圍的SAR ADC。 這種類(lèi)型的示例（圖 6）是 LTC2311-16 來(lái)自ADI公司。
圖6. LTC2311-16 的框圖
該器件的寬輸入共模范圍允許不同的輸入配置，例如下面顯示的偽差分單極性配置。 請(qǐng)注意，輸入共模從 0 變?yōu)?V裁判在此示例中/2。
另一方面，大多數(shù)ΔΣ ADC旨在提供比SAR ADC更大的輸入共模范圍。 由于許多ΔΣADC內(nèi)置可編程增益放大器（PGA），因此應(yīng)該注意的是，如果我們將PGA配置為以更高的增益工作，ADC的共模范圍可能會(huì)更小。
模數(shù)轉(zhuǎn)換器電源抑制比（PSRR）
電源抑制比（PSRR）是ADC抑制電源變化的能力。 與CMRR效應(yīng)類(lèi)似，有限PSRR的影響可以建模為ADC輸入端的誤差源。 在這種情況下，輸入?yún)⒖颊`差由下式給出：
其中（| Delta V_{ps}|）表示電源電壓的變化。| D在ps|| ΔVps| 表示電源電壓的變化。
審核編輯：湯梓紅
工商網(wǎng)監(jiān)
評(píng)論