Chiplet技術(shù)的最佳實(shí)踐者或解決方案是什么？

半導(dǎo)體行業(yè)正在準(zhǔn)備從基于專(zhuān)有小芯片的系統(tǒng)向更加開(kāi)放的小芯片生態(tài)系統(tǒng)遷移，其中由不同公司采用不同技術(shù)和器件節(jié)點(diǎn)制造的小芯片可以以可接受的良率集成在單個(gè)封裝中。 ? 為了使這項(xiàng)工作按預(yù)期進(jìn)行，芯片行業(yè)將必須解決各種有據(jù)可查的技術(shù)和業(yè)務(wù)問(wèn)題，并且必須控制一些可能發(fā)生的更宏偉的愿景——至少在最初是這樣?；咎魬?zhàn)是將包含越來(lái)越多小芯片的終端系統(tǒng)的特定領(lǐng)域性能需求與IDM、代工廠和OSAT的組裝和封裝能力及方法相結(jié)合。這包括創(chuàng)建大致相當(dāng)于工藝開(kāi)發(fā)套件 (PDK) 的裝配開(kāi)發(fā)套件 (ADK)，如今已將其編入制造規(guī)范。

PDK 提供了開(kāi)發(fā)平面芯片所需的適當(dāng)詳細(xì)程度，將設(shè)計(jì)工具與制造工藝相結(jié)合，以實(shí)現(xiàn)可預(yù)測(cè)的結(jié)果。但要讓該功能適用于具有異構(gòu)小芯片的PDK，要復(fù)雜很多倍。設(shè)計(jì)和裝配團(tuán)隊(duì)需要管理熱、機(jī)械和電氣的相互依賴(lài)性，這些依賴(lài)性會(huì)導(dǎo)致電氣和機(jī)械應(yīng)力，從而導(dǎo)致實(shí)際工作負(fù)載下的翹曲、良率降低和可靠性問(wèn)題。除此之外，還有與不同制造商的不同設(shè)備的包裝相關(guān)的業(yè)務(wù)和法律問(wèn)題。 ?

Yole Intelligence半導(dǎo)體封裝技術(shù)和市場(chǎng)分析師 Gabriela Pereira 表示：“小芯片是一種不斷增長(zhǎng)的趨勢(shì)，尤其是在 HPC 和網(wǎng)絡(luò)領(lǐng)域，并且有潛力擴(kuò)展到其他應(yīng)用?！?“業(yè)界已經(jīng)認(rèn)識(shí)到需要高端先進(jìn)封裝技術(shù)來(lái)連接它們 - 但這比看起來(lái)要復(fù)雜得多。連接小芯片需要在封裝級(jí)設(shè)計(jì)高帶寬互連，可以采用不同的形式，例如 2D、2.5D 或 3D，同時(shí)確保滿(mǎn)足散熱和功耗要求?！?? 基于小芯片的商業(yè)設(shè)備通常是特定于領(lǐng)域的，有時(shí)是針對(duì)特定工作負(fù)載而開(kāi)發(fā)的。因此，盡管業(yè)界大力推動(dòng)為小芯片創(chuàng)建類(lèi)似樂(lè)高的混合搭配生態(tài)系統(tǒng)（目前包括多個(gè) IP 和 EDA 供應(yīng)商、代工廠、內(nèi)存供應(yīng)商、OSAT、基板供應(yīng)商等），但要按計(jì)劃進(jìn)行這項(xiàng)工作仍需要時(shí)間和大量的工作。 ? ?

在創(chuàng)建異構(gòu)集成設(shè)計(jì)時(shí)，代工廠、IDM、OSAT 和 PCB 制造商之間必須進(jìn)行更緊密的合作。由于每個(gè)基于小芯片的系統(tǒng)都將被定制，因此組裝工藝的數(shù)量將大幅增加。例如，一家 OSAT 指出，在其約 5,000 家客戶(hù)中，有約 1,000 種不同的組裝工藝。

產(chǎn)品和工藝的多樣性使得從大量選項(xiàng)中選擇小芯片很難獲得可預(yù)測(cè)的結(jié)果。 ? “我們已經(jīng)遇到了很多限制，不僅包括芯片，還包括集成和生態(tài)系統(tǒng)，”日月光集團(tuán)高級(jí)總監(jiān)曹立紅（音譯）在 MEPTEC 的“Chiplet 之路”論壇上表示。她強(qiáng)調(diào)，客戶(hù)繼續(xù)推動(dòng)低成本小芯片組裝工藝，這在開(kāi)發(fā)復(fù)雜的組裝工藝與不同行業(yè)的經(jīng)濟(jì)現(xiàn)實(shí)之間造成了建設(shè)性的緊張關(guān)系。例如，汽車(chē)計(jì)算設(shè)備比數(shù)據(jù)中心具有更高的成本敏感性，但它們的芯片在更惡劣的環(huán)境中運(yùn)行，使用壽命更長(zhǎng)。

? 我們需要的是一套明確的裝配工藝配方——基本上是一個(gè)高度有限的選擇菜單——特定于最終應(yīng)用（HPC、汽車(chē)、射頻電信），以降低基于小芯片的系統(tǒng)的成本。OSAT 和代工廠已經(jīng)朝著高性能計(jì)算的方向發(fā)展。例如，在 2024 年 Direct Connect 活動(dòng)中，英特爾分享了其六種不同的小芯片封裝工藝。臺(tái)積電和三星還提供定義的小芯片工藝集。但這些裝配工藝的成功需要工程團(tuán)隊(duì)共同優(yōu)化流程、工藝和材料，以最好地滿(mǎn)足系統(tǒng)要求。 ?

? “以前，當(dāng)我們?cè)O(shè)計(jì)系統(tǒng)時(shí)，我們只需要擔(dān)心系統(tǒng)要求。一旦我們開(kāi)始分離die并重新組裝它們，我們就必須開(kāi)始考慮其他事情。我們必須擔(dān)心將它們組合在一起，同時(shí)考慮芯片之間的信號(hào)完整性、可靠性、散熱等?！睉?yīng)用材料公司人工智能系統(tǒng)解決方案總監(jiān) Itai Leshniak 在 MEPTEC 論壇上說(shuō)道。“如果我們以基于人工智能的計(jì)算機(jī)視覺(jué)為例，我們可以在硬件方面將其逐層分解，確定需要哪些計(jì)算機(jī)視覺(jué)處理器、傳感器、過(guò)濾器來(lái)將其分解為層架構(gòu)。然后我們開(kāi)始研究如何封裝所有這些小芯片，然后使用哪些材料以及如何利用這些材料?！??

材料和裝配工藝

從概念上講，設(shè)計(jì)工程師將使用小芯片來(lái)設(shè)計(jì)系統(tǒng)。然而，協(xié)同設(shè)計(jì)和集成比組裝一組樂(lè)高積木要復(fù)雜得多，因?yàn)樾⌒酒⒅薪閷雍头庋b基板來(lái)自不同的設(shè)計(jì)公司和制造工廠。用于連接小芯片的先進(jìn)封裝技術(shù)各不相同——FOWLP、FOPLP、CoWoS 等，每種技術(shù)都帶來(lái)了額外的設(shè)計(jì)和材料選擇以及某些工藝限制。

? 目前，工程團(tuán)隊(duì)正在確定不同封裝選項(xiàng)之間的權(quán)衡，以選擇材料、得出工藝配方并確定設(shè)計(jì)規(guī)則。

? 材料是一個(gè)很好的起點(diǎn)?！安牧戏浅Ｖ匾?yàn)樗鼈兡軌驅(qū)崿F(xiàn)新產(chǎn)品和封裝技術(shù)，”弗勞恩霍夫可靠性和微集成 IZM 研究所副組長(zhǎng) Tanja Braun 說(shuō)道。“當(dāng)你轉(zhuǎn)向更先進(jìn)的封裝時(shí)，流程變得更加復(fù)雜，因?yàn)槟阋獙⒏嗟臇|西放在一起。最終，這是設(shè)備、材料和工藝開(kāi)發(fā)的結(jié)合。” ? 封裝組裝過(guò)程中有三個(gè)至關(guān)重要的熱參數(shù)——熱膨脹系數(shù) (CTE)、玻璃化轉(zhuǎn)變溫度?(T g ) 和導(dǎo)熱率。這些因素影響材料在制造到包裝過(guò)程中的表現(xiàn)，以及它在現(xiàn)場(chǎng)的表現(xiàn)。

? “我們的材料面臨的挑戰(zhàn)包括不同芯片的溫度限制，” Brewer Science首席技術(shù)官 Rama Puligadda 說(shuō)道?！拔覀儽仨毚_保用于粘合材料的溫度不超過(guò)集成到封裝中的任何芯片的熱限制。此外，可能還有一些后續(xù)工藝，例如重新分布層（RDL）形成或模制。我們的材料必須能夠經(jīng)受住這些過(guò)程。它們必須能夠經(jīng)受住整個(gè)包裝過(guò)程中接觸到的化學(xué)品的考驗(yàn)。封裝中的機(jī)械應(yīng)力給粘合材料帶來(lái)了額外的挑戰(zhàn)。” ?

在具有可選中介層的基板上小芯片堆棧中，它們的材料屬性也會(huì)影響相鄰材料之間的熱機(jī)械應(yīng)力。這直接影響大面積襯底區(qū)域上的互連尺寸控制。 ? Promex Industries首席執(zhí)行官迪克·奧特 (Dick Otte) 表示：“如果你仔細(xì)研究一下數(shù)字，你會(huì)發(fā)現(xiàn)所需的容忍度和控制水平令人恐懼。” “你所說(shuō)的控制尺寸相當(dāng)于足球場(chǎng)長(zhǎng)度上草葉的寬度，所以這大約是十萬(wàn)分之一?！?? 目標(biāo)是在回流焊中均勻加熱結(jié)構(gòu)，以獲得最佳工藝結(jié)果并避免破裂?！爱?dāng)你讓它經(jīng)歷 250 攝氏度的溫度變化時(shí)，你需要緩慢加熱，這樣頂部就不會(huì)先于底部變熱，”O(jiān)tte 說(shuō)。 ?

多物理場(chǎng)理解協(xié)同優(yōu)化

多物理場(chǎng)建模已成為協(xié)同優(yōu)化包裝設(shè)計(jì)和裝配工藝開(kāi)發(fā)的首選方法。這會(huì)影響永久和臨時(shí)材料，以及處理器、存儲(chǔ)器和其他組件的放置。 ? “你總是關(guān)注客戶(hù)對(duì)電力的需求，因?yàn)檫@將有助于定義材料集。該材料集廣泛適用于一系列速度范圍。只要不超出這些電氣規(guī)范，理論上應(yīng)該沒(méi)問(wèn)題，” Amkor Technology高級(jí)封裝和技術(shù)集成副總裁 Mike Kelly 說(shuō)道。 ? 為了節(jié)省基于經(jīng)驗(yàn)的開(kāi)發(fā)的多次迭代，工程師可以使用基于物理的模擬來(lái)了解材料組的屬性對(duì)裝配過(guò)程、功率/熱量和機(jī)械振動(dòng)的影響。

? 考慮到 HPC 小芯片產(chǎn)品在峰值性能下的功耗約為 1,000 瓦，因此需要充分了解功率和熱相互作用。 ? “正如每個(gè)人一樣，我們一直在努力應(yīng)對(duì)不同技術(shù)的復(fù)雜性。它們不僅在不同的供應(yīng)商之間存在差異，而且還會(huì)隨著時(shí)間的推移而變化?！?Ansys產(chǎn)品營(yíng)銷(xiāo)總監(jiān) Marc Swinnen 說(shuō)道。“我們的方法是確定需要解決的要點(diǎn)。我們與客戶(hù)共同開(kāi)發(fā)了一個(gè)能夠真正實(shí)現(xiàn)現(xiàn)在所需的模擬流程。” ?

材料只是拼圖中的一小部分?！叭缓笮枰獙?duì)裝配應(yīng)力進(jìn)行建模，以了解是否可以正確組裝該設(shè)備。第三個(gè)是機(jī)械振動(dòng)，”Swinnen 說(shuō)。“你的設(shè)備能承受這些定期振動(dòng)嗎？對(duì)這些屬性進(jìn)行建模直接與我們的機(jī)械分析工具（聲學(xué)、熱學(xué)、振動(dòng)等）聯(lián)系在一起。最后，您將必須進(jìn)行物理模擬。我們正在努力讓人們以多種不同的形式使用它。但我們工具產(chǎn)品的基礎(chǔ)是我們擁有網(wǎng)格模擬和分析。問(wèn)題是如何以實(shí)用且可用的方式獲取正確格式的數(shù)據(jù)?！??

不斷發(fā)展的裝配設(shè)計(jì)套件

對(duì)于傳統(tǒng)封裝，OSAT 為每種封裝技術(shù)提供了設(shè)計(jì)規(guī)則。這些需要考慮電氣、機(jī)械和熱設(shè)計(jì)要求以及制造工藝限制。實(shí)際上，這是一個(gè)多維邊界框。供應(yīng)商與客戶(hù)一起進(jìn)行迭代，以創(chuàng)建產(chǎn)品特定的工藝配方。 ? 規(guī)則涵蓋了宏觀層面的屬性?！爸辽伲鷱脑O(shè)計(jì)規(guī)則中看到的是最大封裝尺寸、最大硅尺寸以及硅是否可以[安裝]在基板的兩側(cè)，這樣當(dāng)您遵循這些結(jié)構(gòu)時(shí)，最終產(chǎn)品的使用壽命將是例如，1,000 次熱循環(huán)，”Fraunhofer 的 Braun 說(shuō)道。 ? 此外，設(shè)計(jì)規(guī)則需要描述中介層和/或重新分布層的布線約束，例如RDL線寬和間距、球柵/柱/焊盤(pán)尺寸和間距以及互連的最大數(shù)量。 ? 將單片 HPC 器件分解為多個(gè)芯片可將部分半導(dǎo)體設(shè)計(jì)/工藝復(fù)雜性轉(zhuǎn)移到封裝空間。這讓事情變得更加復(fù)雜?？紤]到連接 10 個(gè)芯片需要中介層或基板的重新分布層內(nèi)有 100,000 條跡線。

? 為了應(yīng)對(duì)芯片級(jí)的復(fù)雜性，IC 行業(yè)長(zhǎng)期以來(lái)一直依賴(lài)工藝設(shè)計(jì)套件 (PDK) 將設(shè)計(jì)規(guī)則捕獲到可導(dǎo)入 EDA 工具的電子文件中。其對(duì)應(yīng)的裝配設(shè)計(jì)套件 (ADK) 相對(duì)不成熟。 ? “我們稱(chēng)之為智能包，”Amkor 的 Kelly 說(shuō)?！斑@是我們?yōu)槊课蛔孕性O(shè)計(jì)的客戶(hù)提供的 ADK。它是一組宏，以及根據(jù)客戶(hù)的特定設(shè)計(jì)定制的數(shù)據(jù)庫(kù)。對(duì)于chiplet來(lái)說(shuō)，它是一種高密度扇出封裝技術(shù)。而且它認(rèn)識(shí)到金屬密度和金屬間距等的限制。這使我們更容易進(jìn)行設(shè)計(jì)規(guī)則檢查（DRC）。”

? 但目前，由于仍需要一定程度的定制，ADK 的派生方式及其所需內(nèi)容正在不斷變化。EDA 工具供應(yīng)商、OSAT 和半導(dǎo)體器件供應(yīng)商之間需要建立合作伙伴關(guān)系。 ? “我們來(lái)自 IC 世界，那里的一切都非常嚴(yán)格，” Synopsys旗下 EDA 集團(tuán) 3D-IC 產(chǎn)品管理總監(jiān) Kenneth Larsen 說(shuō)道。“在 OSAT 方面，也許這是因?yàn)樗侨绱硕ㄖ?，設(shè)計(jì)規(guī)則看起來(lái)就像一個(gè)數(shù)據(jù)表。然后，您可以隨著時(shí)間的推移或與 OSAT 合作來(lái)構(gòu)建和優(yōu)化產(chǎn)品。這不是電子交換。在 IC 領(lǐng)域，這完全是聞所未聞的。雖然可以調(diào)整一些東西，但你有一個(gè)資格流程。而且似乎還沒(méi)有這樣的包裝?！?? 材料和相關(guān)的組裝配方最終決定了小芯片-基板堆疊在柱間距、RDL 線寬和間距、鍵合工藝以及小芯片放置公差方面的可能性。但在少數(shù) ADK 中，有許多可能的交互需要考慮。 ? 當(dāng)前的重點(diǎn)是協(xié)同優(yōu)化系統(tǒng)設(shè)計(jì)與小芯片組裝工藝，從而形成組裝工藝開(kāi)發(fā)流程（見(jiàn)圖 4）。該流程考慮了組裝過(guò)程的定制需求，并創(chuàng)建了封裝設(shè)計(jì)人員使用的必要設(shè)計(jì)規(guī)則。 ?

? “首先，您需要使用小芯片定義您的結(jié)構(gòu)。您使用的是基板 RDL、2.5D RDL 還是橋接器？之后，您需要考慮結(jié)構(gòu)的材料。您選擇什么樣的材料來(lái)滿(mǎn)足您的電氣性能和機(jī)械應(yīng)力要求，”曹說(shuō)?！爸?，您進(jìn)行預(yù)分析，以確保您使用的所有結(jié)構(gòu)和材料在電氣、翹曲和機(jī)械應(yīng)力方面均可行。” ? 設(shè)計(jì)規(guī)劃流程還包括通過(guò)協(xié)同設(shè)計(jì)簽核文檔評(píng)估芯片間互連。 ?

結(jié)論

在 IDM 模型之外實(shí)現(xiàn)基于小芯片的設(shè)計(jì)之前，業(yè)界需要完成連接制造和設(shè)計(jì)復(fù)雜性的生態(tài)系統(tǒng)。這是因?yàn)樾枰鶕?jù)材料、工藝和集成能力共同優(yōu)化系統(tǒng)架構(gòu)。雖然通過(guò)一系列定義明確的產(chǎn)品來(lái)推動(dòng)小芯片生態(tài)系統(tǒng)的發(fā)展會(huì)更容易，但這還沒(méi)有發(fā)生。 ? 整個(gè)設(shè)計(jì)和制造堆棧的工程團(tuán)隊(duì)需要合作選擇適當(dāng)?shù)牟牧?、架?gòu)、工藝等，以開(kāi)發(fā)最終的可設(shè)計(jì)的基于小芯片的產(chǎn)品。正如日月光集團(tuán)的曹指出的那樣，“集成的設(shè)計(jì)和制造生態(tài)系統(tǒng)非常重要。IDM、供應(yīng)商、材料供應(yīng)商之間的合作非常重要。每個(gè)人都需要共同努力才能真正實(shí)現(xiàn)實(shí)際應(yīng)用程序的集成?！??

審核編輯：黃飛

?