指令集的解碼器，切開硬件和指令集的關(guān)聯(lián) - 從Intel Skylake微架構(gòu)探究現(xiàn)代CPU的“內(nèi)在美”

　　指令集的解碼器，切開硬件和指令集的關(guān)聯(lián)

　　在 Front End 里面，除了 Renamer 這一元件外，還有一個指令集的解碼器。在指令集架構(gòu)發(fā)展初期，曾經(jīng)有過 RISC 和 CISC 的爭論。也就是指令集架構(gòu)是越復(fù)雜越好，還是簡單就行。X86 架構(gòu)，做為 CISC 的領(lǐng)頭羊以及 CPU 界的巨星，不斷地證明 CISC 的優(yōu)異之處。

　　然而，在現(xiàn)今的 X86 架構(gòu)中，CPU 底層硬件運(yùn)行的指令，卻已經(jīng)采用了 RISC 的概念。CISC 的最大擁護(hù)者的易位，便代表著 RISC 在指令集的爭論中勝出。那么，究竟是如何將原本的 X86 指令轉(zhuǎn)換成硬件指令呢？溝通的橋梁，便是接下來要介紹的解碼器。

　　在 X86 架構(gòu)內(nèi)，有多種復(fù)雜的指令集會將數(shù)種功能結(jié)合在一起。以 Intel 所發(fā)布文件中的“ ADD RAX， ［ RBP+RSI ］ ”為例子，它是將兩件工作結(jié)合再一起的指令?？梢詫⑵浣庾x成 RAX = RAX + LD［ RBP+RSI ］。也就是將資料從 RBP+RSI 中取出，并和 RAX 中的數(shù)值相加。

　　可想而知，此一解碼器可以將這兩個不同的工作拆開，分成取資料的指令以及數(shù)值相加的指令。解碼后的結(jié)果，就和 RISC 的想法接近，斷開復(fù)雜指令的鎖鏈！此外，簡單的 x86 指令也會被拆開來，重新組成硬件的底層指令。解析完的硬件指令，則有 micro-op 的別稱。接下來，便會有一個 micro-op 的序列，儲存解析后的指令。實(shí)際的 Front End 簡圖如下。

　　其中，有一個 Micro-op Cache 這個需要特別注意的元件。此元件是從 Intel Sandy Bridge 才加入。如其名，他是將過去曾經(jīng)解碼過的指令存起來的暫存內(nèi)存。在 Sandy Bridge 中，此一元件最多可以儲存 256 個 x86 指令，以及其對應(yīng)的 micro-op。借由 Micro-op Cache，可以減少使用頻繁之指令的解碼，大大提升計(jì)算的效能。

　　至此，對于 Intel Skylake 的“內(nèi)在美”已經(jīng)做了充足的介紹。最后，附上完整版的 Skylake 微架構(gòu)圖。

　?。⊿ource：Intel）