0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SystemVerilog中的package和`include有什么不同?

芯片驗(yàn)證工程師 ? 來(lái)源:芯片驗(yàn)證工程師 ? 作者:芯片驗(yàn)證工程師 ? 2022-11-14 10:53 ? 次閱讀

肯定很多人會(huì)問(wèn)為什么有的地方使用package,有的地方使用`include,二者是不是等價(jià)的呢?

答案是NO,二者并不等價(jià),原因就要涉及System Verilog命名空間了。

假設(shè)你有2個(gè)class “A”和“B” ,如下:

class A;
 int i;
 endclass : A
 
 class B;
 int i;
endclass : B

SystemVerilog會(huì)認(rèn)為這兩個(gè)class是不同的類型,原因是它們的名稱不同,即使這兩個(gè)class的內(nèi)容是一模一樣的。

因?yàn)镾ystemverilog中名稱還表示著各種定義聲明的命名空間。

所以,當(dāng)你在一個(gè)package 中聲明一個(gè)class,那么這個(gè)package的名稱就隱式地成為class名稱的前綴。

package P:

 package P;
 class A;
 int i;
 endclass : A
 A a1;
 endpackage : P

package Q:

package Q;
 class A;
 int i;
 endclass : A
 A a1;
endpackage : Q

所以,此時(shí)會(huì)有2個(gè)class A定義(P::A和Q::A), 并且P::a1 和Q::a1的類型并不兼容。

如果將將上述代碼使用`include改寫成:

class A;
 int i;
 endclass : A

 package P;
 `include "A.sv"
 A a1;
 endpackage : P
 
 package Q;
 `include "A.sv"
 A a1;
 endpackage : Q

因?yàn)?strong>`include只是簡(jiǎn)單的復(fù)制粘貼,所以P::a1和Q::a1仍然是不兼容的數(shù)據(jù)類型。若修改成下述形式:

package P;
 class A;
 int i;
 endclass : A
 endpackage : P
 
 package R;
 import P::A;
 A a1;
 endpackage : R
 
 package S;
 import P::A;
 A a1;
 endpackage : S

此時(shí)只有一個(gè)地方存在class “A” 的定義(package “P”),然后我們?cè)趐ackage R和package S中import package A,此時(shí)在package R和package S中看到的class A就是同一個(gè)數(shù)據(jù)類型了。

這也是`include和package的主要區(qū)別。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1343

    瀏覽量

    109925
  • System
    +關(guān)注

    關(guān)注

    0

    文章

    165

    瀏覽量

    36847
  • Package
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    10451

原文標(biāo)題:SystemVerilog中的package和`include有什么不同?

文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    SystemVerilog的Virtual Methods

    SystemVerilog多態(tài)能夠工作的前提是父類的方法被聲明為virtual的。
    發(fā)表于 11-28 11:12 ?672次閱讀

    SystemVerilog的“const”類屬性

    SystemVerilog可以將類屬性聲明為常量,即“只讀”。目的就是希望,別人可以讀但是不能修改它的值。
    發(fā)表于 11-29 10:25 ?2071次閱讀

    看一下SystemVerilogpackage的使用方法與注意事項(xiàng)

    談到package,用過(guò)VHDL的工程師并不陌生。實(shí)際上,SystemVerilogpackage正是從VHDL引入的,以進(jìn)一步增強(qiáng)其在系統(tǒng)級(jí)的描述能力。
    的頭像 發(fā)表于 10-07 11:33 ?2221次閱讀
    看一下<b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b><b class='flag-5'>package</b>的使用方法與注意事項(xiàng)

    SystemVerilog的聯(lián)合(union)介紹

    SystemVerilog ,聯(lián)合只是信號(hào),可通過(guò)不同名稱和縱橫比來(lái)加以引用。
    的頭像 發(fā)表于 10-08 15:45 ?1273次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的聯(lián)合(union)介紹

    請(qǐng)問(wèn)Systemverilog如何使用VHDL的package?

    現(xiàn)在需要使用system verilog寫代碼,但是想復(fù)用之前VHDL的package,里面有寫的現(xiàn)成的function等,請(qǐng)問(wèn)如何調(diào)用呢??偸菆?bào)錯(cuò)說(shuō)找不到_pkg
    發(fā)表于 03-12 15:37

    SystemVerilog哪些標(biāo)準(zhǔn)?

    SystemVerilog哪些標(biāo)準(zhǔn)?
    發(fā)表于 06-21 08:09

    SystemVerilog for Design(Secon

    Chapter 1: Introduction to SystemVerilogChapter 2: SystemVerilog Declaration SpacesExample 2-1: A
    發(fā)表于 07-22 14:45 ?0次下載

    openwrt下面創(chuàng)建package之Makefile模版

    ( eep )的。編譯后的的內(nèi)容會(huì)出現(xiàn)的這個(gè)系統(tǒng)。編譯自己的package, 把下面M akefile 的eep 換成自己目錄名字即可
    發(fā)表于 09-17 11:01 ?0次下載
    openwrt下面創(chuàng)建<b class='flag-5'>package</b>之Makefile模版

    SystemVerilog可以嵌套的數(shù)據(jù)結(jié)構(gòu)

    SystemVerilog除了數(shù)組、隊(duì)列和關(guān)聯(lián)數(shù)組等數(shù)據(jù)結(jié)構(gòu),這些數(shù)據(jù)結(jié)構(gòu)還可以嵌套。
    的頭像 發(fā)表于 11-03 09:59 ?1538次閱讀

    SystemVerilogpackage

    SystemVerilog packages提供了對(duì)于許多不同數(shù)據(jù)類型的封裝,包括變量、task、function、assertion等等,以至于可以在多個(gè)module中共享。
    的頭像 發(fā)表于 11-07 09:44 ?1193次閱讀

    SystemVerilog的struct

    SystemVerilog“struct”表示相同或不同數(shù)據(jù)類型的集合。
    的頭像 發(fā)表于 11-07 10:18 ?2356次閱讀

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄賦值和對(duì)象復(fù)制的概念是區(qū)別的。
    的頭像 發(fā)表于 11-21 10:32 ?855次閱讀

    SystemVerilog的Semaphores

    SystemVerilogSemaphore(旗語(yǔ))是一個(gè)多個(gè)進(jìn)程之間同步的機(jī)制之一,這里需要同步的原因是這多個(gè)進(jìn)程共享某些資源。
    的頭像 發(fā)表于 12-12 09:50 ?3273次閱讀

    Systemverilog的Driving Strength講解

    systemverilog,net用于對(duì)電路連線進(jìn)行建模,driving strength(驅(qū)動(dòng)強(qiáng)度)可以讓net變量值的建模更加精確。
    的頭像 發(fā)表于 06-14 15:50 ?1459次閱讀
    <b class='flag-5'>Systemverilog</b><b class='flag-5'>中</b>的Driving Strength講解

    SystemVerilog在硬件設(shè)計(jì)部分哪些優(yōu)勢(shì)

    Language,硬件描述語(yǔ)言),而SystemVerilog則是HDVL(Hardware Design and Verification Language,硬件設(shè)計(jì)與驗(yàn)證語(yǔ)言)。由此可見(jiàn),SystemVerilog也是可以用于硬件設(shè)計(jì)的,也是
    的頭像 發(fā)表于 10-19 11:19 ?1112次閱讀
    <b class='flag-5'>SystemVerilog</b>在硬件設(shè)計(jì)部分<b class='flag-5'>有</b>哪些優(yōu)勢(shì)