面對臺積電打出的“CoWoS封裝”牌，大陸廠商是否有一戰(zhàn)之力？

今年6月中旬，臺積電的股東常會上，證實這樣一則消息：近期AI訂單需求突然增加，先進封裝需求遠大于現(xiàn)有產能，公司被迫緊急增加產能。臺積電董事長劉德音指出，臺積電今年CoWoS產能已經較去年實現(xiàn)倍增，且明年將在今年的基礎上再度倍增。

不過在臺積電對先進封裝的加碼之下，CoWoS封裝產能依舊緊缺。8月9日，據(jù)中國臺灣媒體報道，一官員表示英偉達等國際大廠的GPU、AI系統(tǒng)交由廣達或是緯創(chuàng)等臺廠接單，須視臺積電提供的芯片產能，若臺積電CoWoS先進封裝測試產能不夠，將沖擊供應鏈廠商接單。但該官員還稱：“臺積電芯片的制造能力不是問題，但封裝產能須跟上腳步，臺積電打電話向她反映，在竹南、龍?zhí)兜腃oWoS封裝技術產能跟不上客戶需求?！?/p>

CoWoS產能報警外加臺積電大力布局之下，也引發(fā)了人們對于該技術的思考。CoWoS技術，究竟有何種魅力？

01. 什么是CoWoS？

CoWoS，是Chip on Wafer on Substrate的簡稱。這一長串名詞可以分為CoW與WoS。CoW，將芯片（有源硅芯片）堆疊在中介層（無源硅片）上，WoS則是將中介層再堆疊在基板上，三層堆疊最終形成立體封裝形式。

CoWoS封裝 圖源：wiki chip

這種封裝形式被稱為2.5D封裝，與3D封裝工藝相比，CoWoS封裝中的不同芯片仍舊處于同一平面之上，但在片與片之間的通信方式上由引線或基板改為了wafer。

為什么造芯片要“卷”這種多層封裝形式呢？

其實，這個在市中心蓋高層的想法相同——節(jié)省地塊面積以及提升通信速度。傳統(tǒng)封裝，芯片與芯片之間獨立封裝，它們之間的信息交換需要通過底層的基板進行。目前片外通信絕大多數(shù)都依靠PCIE接口，如今的PCIE6.0×16接口理論上最快能達到128GB/s，看起來很快，但與片內通信相比是“小巫見大巫”。據(jù)谷歌云服務器中心公布的數(shù)據(jù)顯示，應用在AI大模型計算上的TPU，其芯片內部通信速度已經達到1000PB/s，相比最快的PCIE通信還要快8，192，000倍。還有一點非常重要，目前AI服務器亟待解決“內存墻”問題，CoWoS可以將CPU與HBM封裝在一起，可以很好的解決片與片之間的通信效率問題。目前CoWoS已經成為最流行的AI服務器GPU的封裝技術。

先進封裝與傳統(tǒng)封裝區(qū)別 圖源：中泰證券

從芯片面積的應用上來說，3D封裝的立體結構具有更好的電氣性能與力學性能支持。垂直通信中硅通孔通信速度同樣能極大提升信息傳輸效率。此外，芯片與芯片之間更短的連接也能降低功耗與成本。但以目前的芯片封裝技術還難以解決多個芯片堆疊產生的散熱與良率不高的問題，因此，以CoWoS為代表的2.5D封裝出現(xiàn)了。2.5D封裝可以很好的克服基板上難以高密度布線導致的芯片引腳數(shù)不足的問題。

2.5D封裝技術本質上是一類封裝技術的代稱，它并不是2D與3D封裝的降級或升級版，其技術路線也相對獨立，因此隨著封裝技術的持續(xù)發(fā)展，還會出現(xiàn)融合多種封裝技術的“4D封裝”，這里不展開討論，我們回頭看CoWoS封裝的工藝。

與3D封裝相同，芯片與中介層之間的通信也通過硅通孔（TSV）實現(xiàn)。打孔，首先要在中介層硅片上涂抹光刻膠，然后進行光刻，刻蝕，沉積等步驟在硅片上制造出內部含銅的通孔，最終讓芯片與基板通過通孔與基板相連接。

根據(jù)中介層材質的不同，CoWoS封裝可以分為三類。一種是CoWoS-S，即使用Si襯底為中介層。第二種是CoWoS-R，相比第一種，該技術應用重現(xiàn)布線層（RDL）為中介層。第三種是CoWoS-L，L指的是Local Silicon Interconnect and RDL Interposer，它融合了芯粒技術與RDL做中介層。

CoWoS-R封裝 圖源：GitHub

但無論中介層采用哪種材質或技術，這三類封裝仍舊屬于平行技術。CoWoS-S的成本最高，不過由于是全硅片中介層，其性能理論上也是最好的。CoWoS-R可以簡單的理解為將一塊專用芯片間高速通信的PCB當作中介層。CoWoS-L則是以上兩種技術的混合，即使用局部的硅橋進行芯片之間的電氣互聯(lián)，硅橋以外的位置使用RDL層或substrate進行代替。

02. CoWoS為什么是關鍵

從技術角度看，CoWoS能最大程度的發(fā)揮其他先進生產技術的潛能。

（1）HBM

AI服務器中，HBM正在扮演越來越重要的角色。過去HBM產量不高，堆疊層數(shù)也較少，傳統(tǒng)芯片封裝技術還足以應付。不過如今HBM已經出現(xiàn)12+1層堆疊（12層DRAM顆粒與1層控制芯片），超高的帶寬需求才讓CoWoS封裝成為關鍵。通過將HBM與CoWoS 集成，內存與處理器之間的距離就能更近，從而縮短互連長度并實現(xiàn)處理器和內存之間更快、更高效的數(shù)據(jù)傳輸。內存帶寬的增加對于人工智能、高性能計算和圖形處理等內存密集型應用非常有利。

（2）Chiplet

Chiplet又稱為小芯片。該技術通過將大型SoC劃分為更小的芯片，使得每個部分都能采用不同的制程工藝進行生產，因此能夠有效提升良率生產效率。CoWoS 和Chiplet的結合可以提高系統(tǒng)級性能和功效，尤其是在一些集成了電源管理的SoC上表現(xiàn)更好。

盡管CoWoS的作用十分重要，但這并不能說明廠商目前可以隨意應用這項技術。文章開頭提到，產能已經成為限制CoWoS發(fā)揮的重要問題。

CoWoS封裝起源于2012年，由臺積電研發(fā)，并于2016年首次與HBM結合封裝。2023年以來，AI技術的爆炸式進步成為臺積電CoWoS封裝增長的催化劑。據(jù)臺積電披露2022年數(shù)稱，CoWoS封裝已經占總收入5%以上，且將以每年近20%的速率增長，遠高于臺積電總營收增長預計的10%。

CoWoS占臺積電營收預測 圖源：Information Network

據(jù)臺積電數(shù)據(jù)顯示，當前AMD、Broadcom、Marvell和Nvidia是臺積電CoWoS后端技術的最大消費者。2023年先進封裝需求大增以來，臺積電已經多次發(fā)出CoWoS產能預警，因此，目前臺積電的各個客戶之間已經開啟了“產能爭奪戰(zhàn)”。

2023年臺積電針對CoWoS的擴產，與本次AI爆火的最大受益者英偉達、AMD相關。DigiTimes數(shù)據(jù)顯示，臺積電目前的CoWoS產能大約8000-9000片/月，不過英偉達與AMD兩家就占用了大約 70% 到 80% 的產量。第三名的博通僅占10%。剩下10%的產能才分配給其他公司。

擴產之下，究竟能有多少產能分到除了巨頭之外的企業(yè)還是未知數(shù)，CoWoS產能危機或許還將拉大頭部AI企業(yè)與其他企業(yè)的差距。而從AI芯片企業(yè)角度看，爭奪未來的臺積電產能也將成為企業(yè)發(fā)展的關鍵。

03. CoWoS的對手

AI爆單，就連臺積電也無法獨自容下如此巨大的AI增長需求。因此，尋求其他先進封裝成為諸多AI芯片廠商當前的重要任務。

財聯(lián)社數(shù)據(jù)顯示，進入2023年后，A股中，先進封裝概念股均有了不同程度上漲。凱格精機、甬矽電子、晶方科技、同興達、長電科技等先進封裝概念股表現(xiàn)強勢，其中凱格精機7月以來股價累計最大漲幅達75%。

事實上，很多消息都表明，很多廠商都在努力承接臺積電產能不足溢出的訂單。日月光作為傳統(tǒng)封裝的龍頭企業(yè)，最近開始大力扶持先進封裝。同花順金融研究中心在最近的調研中指出，中國大陸市場份額第一的封測廠商長電科技也成功開發(fā)除了2.5D與3D封裝技術，在晶圓級封裝（WLP）、堆疊封裝（PoP）等領域，覆蓋面可追平日月光。

全球封裝市場 圖源：財聯(lián)社

除了獨立研發(fā)先進封裝技術外，在CoWoS相關賽道上，中國大陸仍有一戰(zhàn)之力。

（1）創(chuàng)意電子

創(chuàng)意電子成立于1998年，已經在中國臺灣證券交易所公開上市；2003年，臺積電參與投資創(chuàng)意電子，并成為最大股東；2017年，創(chuàng)意電子（南京）有限公司成立，這意味著臺積電的關鍵核心封裝技術被引入內地。本次世界半導體大會暨南京國際半導體博覽會上，記者采訪了創(chuàng)意電子總監(jiān)肖有軍。

肖總表示，創(chuàng)意電子南京公司的成立，主要面向本土化需求。目前創(chuàng)意電子擁有自己獨立的APP平臺，可以為CoWoS等先進封裝技術賦能。此外，創(chuàng)意電子自研G Link技術也可以強化CoWoS封裝上，芯片與芯片之間互聯(lián)的能力。記者了解到，目前臺積電&創(chuàng)意電子聯(lián)盟已經推動南京大范圍芯片產業(yè)發(fā)展，客戶已經遍及全國，幾乎可以覆蓋芯片設計到制造的全流程。

（2）長電科技

長電科技是一家全球領先的集成電路制造和技術服務提供商。無論從市場占比還是營收情況看，長電可以已經長期位于中國封測領域的龍頭位置。資料顯示，目前長電科技的技術覆蓋了高集成度的晶圓級封裝（WLP）、2.5D/3D封裝、系統(tǒng)級封裝（SiP）、高性能倒裝芯片封裝和先進的引線鍵合技術等。

記者注意到，長電于2021年發(fā)布的XDFOI多維先進封裝技術，同樣使用2.5D硅通孔封裝技術，利用Chiplet將不同芯片封裝在中介層上（RDL Stack Interposer，RSI）。官方資料顯示，該技術可以更好的適配HBM與GPU的連接。盡管該技術與臺積電CoWoS并無技術沖突，但本質上這兩種封裝原理的底層邏輯類似，因此可以直接視為國產CoWoS。有媒體報道稱，長電科技 XDFOI 技術可將中介層厚度控制在 50μm 以內，微凸點（μBump）中心距達到40μm，可以達到更高集成度、更強模塊功能和更小封裝尺寸。

04. 總結

綜上所述，CoWoS封裝技術憑借其獨特的TSV硅通孔和Chiplet集成方法，為摩爾定律的延續(xù)提供了重要的推動力。在迎接AI的挑戰(zhàn)中，它展現(xiàn)出巨大的潛力，尤其是在高帶寬內存HBM與GPU之間的協(xié)同應用中。不過CoWoS技術的產能問題仍然是一個待解決的挑戰(zhàn)，許多制造商正在積極競逐有限的產能資源。

在國內，創(chuàng)意電子與長電科技等公司已經在類似技術領域取得了初步突破，為技術的進一步發(fā)展奠定了基礎。我們可以預見，CoWoS將繼續(xù)在決勝人工智能領域的道路上發(fā)揮不可或缺的殺手锏作用，為未來的科技創(chuàng)新開辟更加廣闊的可能性。