0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

你處于層疊和阻抗設(shè)計(jì)的什么階段?

PE5Z_PCBTech ? 來(lái)源:未知 ? 作者:胡薇 ? 2018-09-13 15:47 ? 次閱讀

關(guān)于層疊和阻抗設(shè)計(jì),設(shè)計(jì)師需要經(jīng)歷的幾個(gè)階段

1.小白級(jí):剛接觸PCB設(shè)計(jì)的時(shí)候,可能所涉及的產(chǎn)品非常簡(jiǎn)單不屬于高速的范疇,完全不需要控制阻抗,把線拉通就完事了,運(yùn)氣好點(diǎn)的工程師剛涉及PCB設(shè)計(jì)的時(shí)候就能接觸高速的產(chǎn)品,但是卻不知道要控制阻抗,導(dǎo)致設(shè)計(jì)出問(wèn)題;

2.初級(jí):經(jīng)過(guò)一段時(shí)間的PCB設(shè)計(jì),慢慢了解到阻抗相關(guān)的一些概念,具備了高速電路的一些基本知識(shí),知道了控制阻抗的必要性,但是缺乏PCB材料和工藝制程以及阻抗計(jì)算相關(guān)的一些知識(shí),對(duì)阻抗的認(rèn)識(shí)還不是很深,只知道控阻抗需要提供阻抗需求表給板廠給板廠來(lái)控。

3.中級(jí):在PCB設(shè)計(jì)上有一定的經(jīng)驗(yàn),知道影響阻抗的各種參數(shù),會(huì)用Si9000選擇相應(yīng)的阻抗模型進(jìn)行阻抗計(jì)算,但是對(duì)板材和工藝方面的知識(shí)欠缺,覺得自己計(jì)算阻抗和設(shè)計(jì)層疊比較繁瑣,并且就算在設(shè)計(jì)階段做了阻抗計(jì)算到了板廠還是要調(diào)整,所以還是提供一份阻抗需求表,文字加圖片的說(shuō)明方式讓板廠來(lái)控。

4.高級(jí):對(duì)高速PCB設(shè)計(jì)的有很深的認(rèn)識(shí),對(duì)板廠的加工流程,板材的相關(guān)特性及數(shù)據(jù)有一定的了解,會(huì)提供詳細(xì)的層疊阻抗設(shè)計(jì)表格,指明層疊順序的同時(shí),把各層的大致厚度都標(biāo)注出來(lái),板廠雖然最后一定會(huì)調(diào)整,但是會(huì)在我們指定范圍之內(nèi)做微調(diào)。

這個(gè)問(wèn)題你可以回答的誠(chéng)實(shí)一點(diǎn):)

段位低,找大腿?

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    937

    瀏覽量

    45785
  • 層疊
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    7178

原文標(biāo)題:你的層疊和阻抗什么段位?

文章出處:【微信號(hào):PCBTech,微信公眾號(hào):EDA設(shè)計(jì)智匯館】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的PCB組裝指南,第II部分

    差分阻抗與單端阻抗的關(guān)系是什么

    差分阻抗與單端阻抗是電子電路設(shè)計(jì)中非常重要的概念,它們?cè)谛盘?hào)傳輸、信號(hào)完整性、電磁兼容性等方面起著關(guān)鍵作用。 差分阻抗與單端阻抗的概念 1.1 差分
    的頭像 發(fā)表于 07-15 11:09 ?1899次閱讀

    當(dāng)ESP8285處于深度睡眠狀態(tài)時(shí),XPD_DCDC狀態(tài)是什么?

    我想知道當(dāng)ESP8285處于深度睡眠狀態(tài)時(shí),XPD_DCDC狀態(tài)是什么。 它是否處于高邏輯水平? 還是在高阻抗下? 換句話說(shuō):它是深度睡眠期間的開漏GPIO嗎?
    發(fā)表于 07-15 08:32

    PCB阻抗匹配過(guò)孔的多個(gè)因素知道哪些?

    在高速PCB設(shè)計(jì)中,阻抗匹配是至關(guān)重要的。過(guò)孔作為連接不同層信號(hào)的關(guān)鍵元素,也需要進(jìn)行阻抗匹配以確保信號(hào)的完整性。捷多邦小編今天就與大家聊聊PCB阻抗匹配過(guò)孔~ 過(guò)孔是PCB上用于連接不同層信號(hào)線
    的頭像 發(fā)表于 07-04 17:39 ?1033次閱讀

    PCB阻抗控制是什么?PCB阻抗控制原理?

    一站式PCBA智造廠家今天為大家講講PCBA線路板中的阻抗特性與受控阻抗是什么?PCB阻抗特性與受控阻抗原理。在PCBA線路板中,阻抗特性和
    的頭像 發(fā)表于 06-26 09:20 ?777次閱讀
    PCB<b class='flag-5'>阻抗</b>控制是什么?PCB<b class='flag-5'>阻抗</b>控制原理?

    秘密背后的秘密-高速PCB的層疊確認(rèn)時(shí),工廠為何不寫銅箔類型

    高速PCB層疊確認(rèn)時(shí),PCB工程確認(rèn)時(shí)不提供銅箔類型,大家認(rèn)為正常嗎,工廠說(shuō)不提供銅箔類型,是生產(chǎn)時(shí)多了一種選擇,能接受嗎,請(qǐng)走進(jìn)今天的案例,了解案例背后的秘密。
    的頭像 發(fā)表于 06-17 17:16 ?383次閱讀
    秘密背后的秘密-高速PCB的<b class='flag-5'>層疊</b>確認(rèn)時(shí),工廠為何不寫銅箔類型

    秘密背后的秘密-高速PCB的層疊確認(rèn)時(shí),工廠為何不寫銅箔類型

    。 高速PCB的銅箔類型介紹: 我們高速pcb層疊設(shè)計(jì)時(shí),常用銅箔有如下幾種,HTE RTF 和HVLP。 松下M6G的材料手冊(cè)上明確標(biāo)示,有兩種銅箔類型,是否有注意到。 為此大師兄專門找了松下的華
    發(fā)表于 06-17 16:48

    Sora短期不會(huì)向公眾開放 還處于反饋獲取階段

    Sora短期不會(huì)向公眾開放 還處于反饋獲取階段 據(jù)外媒報(bào)道Sora核心團(tuán)隊(duì)在一次采訪中透露,Sora短期不會(huì)向公眾開放,Sora大模型目前還處于反饋獲取階段,還不是一個(gè)完善產(chǎn)品;還需要
    的頭像 發(fā)表于 03-14 14:55 ?630次閱讀

    PCB阻抗設(shè)計(jì)12問(wèn),輕松帶你搞懂阻抗

    阻抗,工程師們都接觸過(guò),但能把阻抗說(shuō)清楚的工程師少之又少。阻抗看似簡(jiǎn)單,實(shí)則難以言表。 ? 下面我們用快問(wèn)快答的方式,輕松幫你搞懂阻抗! 0 1 ?? 問(wèn):什么是
    的頭像 發(fā)表于 01-03 08:40 ?1105次閱讀
    PCB<b class='flag-5'>阻抗</b>設(shè)計(jì)12問(wèn),輕松帶你搞懂<b class='flag-5'>阻抗</b>!

    SMT絲印技術(shù)的歷史發(fā)展的四個(gè)階段,知道嗎?

    SMT絲印技術(shù)的歷史發(fā)展的四個(gè)階段,知道嗎?
    的頭像 發(fā)表于 12-27 10:15 ?835次閱讀

    DDR電路的疊層與阻抗設(shè)計(jì)!

    板1.6mm厚度疊層與阻抗設(shè)計(jì) 在10層1階板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L10的參考平面為L(zhǎng)9。 建議層疊為TOP-Signal/Gnd-Gnd
    發(fā)表于 12-25 13:48

    DDR電路的疊層與阻抗設(shè)計(jì)

    板1.6mm厚度疊層與阻抗設(shè)計(jì) 在10層1階板疊層設(shè)計(jì)中,頂層信號(hào)L1的參考平面為L(zhǎng)2,底層信號(hào)L10的參考平面為L(zhǎng)9。 建議層疊為TOP-Signal/Gnd-Gnd
    發(fā)表于 12-25 13:46

    PCB層疊設(shè)計(jì)是什么?又有什么樣的作用?

    PCB層疊設(shè)計(jì)是什么?又有什么樣的作用? PCB層疊設(shè)計(jì)又稱為PCB層壓設(shè)計(jì),是指在印刷電路板的設(shè)計(jì)過(guò)程中,通過(guò)合理地選擇不同層之間的層間結(jié)構(gòu)和層間材料,以及設(shè)計(jì)每層的布線、焊盤和電源分布等布局,來(lái)
    的頭像 發(fā)表于 12-21 13:49 ?804次閱讀

    什么是阻抗匹配?影響阻抗的因素?

    什么是阻抗匹配?影響阻抗的因素?? 阻抗匹配是在電子電路中為了提高功率傳輸效率而進(jìn)行的一種電性特性調(diào)整方法。當(dāng)能量從一個(gè)電路傳輸?shù)搅硪粋€(gè)電路時(shí),如果兩個(gè)電路之間的阻抗不匹配,就會(huì)發(fā)生功
    的頭像 發(fā)表于 12-21 11:31 ?1560次閱讀

    PCB疊層設(shè)計(jì)層的排布原則和常用層疊結(jié)構(gòu)知識(shí)

    確定多層PCB板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來(lái)說(shuō),層數(shù)越多越利于布線,但是制板成本和難度也會(huì)隨之增加。對(duì)于生產(chǎn)廠家來(lái)說(shuō),層疊結(jié)構(gòu)對(duì)稱與否是PCB板制造時(shí)需要關(guān)注的焦點(diǎn),所以層數(shù)的選擇需要考慮各方面的需求,以達(dá)到的平衡。
    發(fā)表于 11-22 15:29 ?894次閱讀