0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB板設(shè)計(jì)中的串?dāng)_問(wèn)題怎樣解決

PCB線路板打樣 ? 來(lái)源:ct ? 2019-08-16 11:44 ? 次閱讀

在當(dāng)今飛速發(fā)展的電子設(shè)計(jì)領(lǐng)域,高速化和小型化已經(jīng)成為設(shè)計(jì)的必然趨勢(shì)。與此同時(shí),信號(hào)頻率的提高、電路板的尺寸變小、布線密度加大、板層數(shù)增多而導(dǎo)致的層間厚度減小等因素,則會(huì)引起各種信號(hào)完整性問(wèn)題。因此,在進(jìn)行高速板級(jí)設(shè)計(jì)的時(shí)候就必須考慮到信號(hào)完整性問(wèn)題,掌握信號(hào)完整性理論,進(jìn)而指導(dǎo)和驗(yàn)證高速PCB的設(shè)計(jì)。在所有的信號(hào)完整性問(wèn)題中,串?dāng)_現(xiàn)象是非常普遍的。串?dāng)_可能出現(xiàn)在芯片內(nèi)部,也可能出現(xiàn)在電路板、連接器、芯片封裝以及線纜上。本文將剖析在高速PCB板設(shè)計(jì)中信號(hào)串?dāng)_的產(chǎn)生原因,以及抑制和改善的方法。

串?dāng)_的產(chǎn)生

串?dāng)_是指信號(hào)在傳輸通道上傳輸時(shí),因電磁耦合而對(duì)相鄰傳輸線產(chǎn)生的影響。過(guò)大的串?dāng)_可能引起電路的誤觸發(fā),導(dǎo)致系統(tǒng)無(wú)法正常工作。

如圖1所示,變化的信號(hào)(如階躍信號(hào))沿傳輸線由A到B傳播,傳輸線C到D上會(huì)產(chǎn)生耦合信號(hào)。當(dāng)變化的信號(hào)恢復(fù)到穩(wěn)定的直流電平時(shí),耦合信號(hào)也就不存在了。因此串?dāng)_僅發(fā)生在信號(hào)跳變的過(guò)程當(dāng)中,并且信號(hào)變化得越快,產(chǎn)生的串?dāng)_也就越大。串?dāng)_可以分為容性耦合串?dāng)_(由于干擾源的電壓變化,在被干擾對(duì)象上引起感應(yīng)電流從而導(dǎo)致電磁干擾)和感性耦合串?dāng)_(由于干擾源的電流變化,在被干擾對(duì)象上引起感應(yīng)電壓從而導(dǎo)致電磁干擾)。其中,由耦合電容產(chǎn)生的串?dāng)_信號(hào)在受害網(wǎng)絡(luò)上可以分成前向串?dāng)_和反向串?dāng)_Sc,這兩個(gè)信號(hào)極性相同;由耦合電感產(chǎn)生的串?dāng)_信號(hào)也分成前向串?dāng)_和反向串?dāng)_Sl,這兩個(gè)信號(hào)極性相反。

互容和互感都與串?dāng)_有關(guān),但需要區(qū)別考慮。當(dāng)返回路徑是很寬的均勻平面時(shí),如電路板上的大多數(shù)耦合傳輸線,容性耦合電流和感性耦合電流量大致相同。這時(shí)要精確地預(yù)測(cè)二者的串?dāng)_量。如果并行信號(hào)的介質(zhì)是固定的,即帶狀線的情況,那么,耦合電感和電容引起的前向串?dāng)_大致相等,相互抵消,因此只要考慮反向串?dāng)_即可。如果并行信號(hào)的介質(zhì)不是固定的,即微帶線的情況,耦合電感引起的前向串?dāng)_隨著并行長(zhǎng)度的增大要大于耦合電容引起的前向串?dāng)_,因此內(nèi)層并行信號(hào)的串?dāng)_要比表層并行信號(hào)的串?dāng)_小。

串?dāng)_的分析與抑制

高速PCB設(shè)計(jì)的整個(gè)過(guò)程包括了電路設(shè)計(jì)、芯片選擇、原理圖設(shè)計(jì)、PCB布局布線等步驟,設(shè)計(jì)時(shí)需要在不同的步驟里發(fā)現(xiàn)串?dāng)_并采取辦法來(lái)抑制它,以達(dá)到減小干擾的目的。

串?dāng)_的計(jì)算

串?dāng)_的計(jì)算是非常困難的,影響串?dāng)_信號(hào)幅度有3個(gè)主要因素:走線間的耦合程度、走線的間距和走線的端接。在前向和返回路徑上沿微帶線走線的電流分布如圖2所示。在走線和平面間(或走線和走線之間)的電流分布是共阻抗的,這將導(dǎo)致因電流擴(kuò)散而產(chǎn)生的互耦,峰值電流密度位于走線的中心正下方并從走線的兩邊向地面快速衰減。

當(dāng)走線與平面間的距離間隔很遠(yuǎn)時(shí),前向和返回路徑間的環(huán)路面積增加,使得與環(huán)路面積成比例的電路電感增加。下式描述了使前向和返回電流路徑構(gòu)成的整個(gè)環(huán)路電感最小化的最優(yōu)電流分布。它所描述的電流也使存儲(chǔ)在信號(hào)走線周?chē)艌?chǎng)內(nèi)的總能量最小。

式中i(d)是信號(hào)電流密度,I0是總體電流,H是走線距地層的高度,D是距走線中心線的距離。

各種串?dāng)_結(jié)構(gòu)的示意圖如圖3所示,因?yàn)槲恢玫牟煌越Y(jié)果也有所不同。圖3a所示為同層傳輸線之間的情況,


串?dāng)_表示為被測(cè)噪聲電壓與驅(qū)動(dòng)信號(hào)的比。常數(shù)K依賴于電流上升時(shí)間及干擾走線的長(zhǎng)度,這個(gè)值總是小于1,在大多數(shù)情況下,近似取1。加大并行信號(hào)之間的間距或者減小信號(hào)與平面層之間的距離都有助于減小同層信號(hào)之間的串?dāng)_。 對(duì)于距離介質(zhì)高度不同的微帶線,如圖3b所示,

對(duì)于處于不同層的帶狀線,如圖3c所示,使用對(duì)兩個(gè)參考層高度的并聯(lián)來(lái)決定,,然后再用上面的公式計(jì)算得到。由以上各式可看出,避免或最小化平行線間串?dāng)_的最好方法是最大化走線間隔或使走線更接近參考層。長(zhǎng)時(shí)鐘信號(hào)和高速并行總線信號(hào)的布線應(yīng)該遵循這一規(guī)則。?

******************************************************************

更多內(nèi)容:高速PCB板設(shè)計(jì)中的串?dāng)_問(wèn)題和抑制方法 (下)

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    博眼球還是真本事?參考平面不完整信號(hào)反而好

    改善的設(shè)計(jì)方法據(jù)說(shuō)有兩種:很多人知道的方法:信號(hào)線之間通過(guò)“包地”改善……幾乎只有高速先生知道的方法:信號(hào)線之間通過(guò)“割地”改善
    的頭像 發(fā)表于 11-11 17:26 ?58次閱讀
    博眼球還是真本事?參考平面不完整信號(hào)<b class='flag-5'>串</b><b class='flag-5'>擾</b>反而好

    高頻電路設(shè)計(jì)問(wèn)題

    在高頻電路的精密布局,信號(hào)線的近距離平行布線往往成為引發(fā)“”現(xiàn)象的潛在因素。,這一術(shù)語(yǔ)描述的是未直接相連的信號(hào)線間因電磁耦合而產(chǎn)生
    的頭像 發(fā)表于 09-25 16:04 ?168次閱讀

    信號(hào)的介紹

    信號(hào)(Crosstalk)是指在信號(hào)傳輸過(guò)程,一條信號(hào)線上的信號(hào)對(duì)相鄰信號(hào)線產(chǎn)生的干擾,這種干擾是由于電磁場(chǎng)耦合或直接電容、電感耦合引起的。根據(jù)耦合類(lèi)型和位置的不同,信號(hào)
    的頭像 發(fā)表于 09-12 08:08 ?963次閱讀
    信號(hào)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    放大器的問(wèn)題

    我做了一個(gè)128通道的放大器,20層。測(cè)試的時(shí)候發(fā)現(xiàn)即便不給輸入信號(hào)也有一個(gè)輸出,導(dǎo)致我的放大器完全不可用,并且這個(gè)輸出信號(hào)波形很漂亮。我想請(qǐng)問(wèn)大佬們這個(gè)信號(hào)是怎么來(lái)的?是嗎?怎樣
    發(fā)表于 06-27 11:52

    嵌入式開(kāi)發(fā)引起的原因是什么?

    電路布線常會(huì)有的風(fēng)險(xiǎn),最后簡(jiǎn)單說(shuō)明幾個(gè)減小串的方法,常見(jiàn)增大走線間距、使兩導(dǎo)體的有風(fēng)險(xiǎn)的區(qū)域最小化、相鄰層走線時(shí)傳輸線互相彼此垂直
    發(fā)表于 03-07 09:30 ?1774次閱讀
    嵌入式開(kāi)發(fā)<b class='flag-5'>中</b>引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?

    PCB布局相關(guān)的注意事項(xiàng)

    在設(shè)計(jì)印刷電路PCB)時(shí),確保信號(hào)完整性和最小化噪聲是至關(guān)重要的。和地線反彈噪聲是兩種常見(jiàn)的問(wèn)題,它們可以影響電路的性能和穩(wěn)定性。以下是一些與
    的頭像 發(fā)表于 02-05 10:59 ?475次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>板</b>布局相關(guān)的注意事項(xiàng)

    產(chǎn)生的原因是什么

    ,也稱(chēng)為串音干擾,是指由于線路之間的電磁耦合導(dǎo)致的信號(hào)和噪聲的傳播。可以引起信號(hào)質(zhì)量下降、數(shù)據(jù)錯(cuò)誤和系統(tǒng)性能受限,因此在高速數(shù)字設(shè)計(jì)
    的頭像 發(fā)表于 02-04 18:17 ?1720次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>產(chǎn)生的原因是什么

    PCB設(shè)計(jì),如何避免?

    PCB設(shè)計(jì),如何避免? 在PCB設(shè)計(jì),避免
    的頭像 發(fā)表于 02-02 15:40 ?1640次閱讀

    PCB產(chǎn)生的原因及解決方法

    PCB產(chǎn)生的原因及解決方法? PCB(印刷電路)是電子產(chǎn)品中非常重要的組成部分,它連接著各種電子元件,并提供電氣連接和機(jī)械支撐。在
    的頭像 發(fā)表于 01-18 11:21 ?1805次閱讀

    減少的方法有哪些

    PCB(Printed Circuit Board)走線之間產(chǎn)生的不需要的噪聲(電磁耦合)。
    的頭像 發(fā)表于 01-17 15:02 ?1687次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法有哪些

    pcb機(jī)制是什么

    PCB設(shè)計(jì)過(guò)程(Crosstalk)是一個(gè)需要重點(diǎn)關(guān)注的問(wèn)題,因?yàn)樗鼤?huì)導(dǎo)致信號(hào)質(zhì)量下降,甚至可能導(dǎo)致數(shù)據(jù)丟失。本文將詳細(xì)介紹PCB
    的頭像 發(fā)表于 01-17 14:33 ?416次閱讀
    <b class='flag-5'>pcb</b><b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>機(jī)制是什么

    如何使用SigXplorer進(jìn)行的仿真

    (Crosstalk)是信號(hào)完整性(SignalIntegrity)的核心問(wèn)題之一,尤其在當(dāng)今的高密度電路設(shè)計(jì),其影響愈發(fā)顯著。當(dāng)
    的頭像 發(fā)表于 01-06 08:12 ?2193次閱讀
    如何使用SigXplorer進(jìn)行<b class='flag-5'>串</b><b class='flag-5'>擾</b>的仿真

    怎么樣抑制PCB設(shè)計(jì)

    空間中耦合的電磁場(chǎng)可以提取為無(wú)數(shù)耦合電容和耦合電感的集合,其中由耦合電容產(chǎn)生的信號(hào)在受害網(wǎng)絡(luò)上可以分成前向串?dāng)_和反向Sc,這個(gè)兩個(gè)信號(hào)極性相同;由耦合電感產(chǎn)生的
    發(fā)表于 12-28 16:14 ?303次閱讀
    怎么樣抑制<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    什么是crosstalk?它是如何產(chǎn)生的?

    是芯片后端設(shè)計(jì)中非常普遍的現(xiàn)象,它會(huì)造成邏輯信號(hào)的預(yù)期之外的變化。消除的影響是后端的一個(gè)重要課題。
    的頭像 發(fā)表于 12-06 15:38 ?974次閱讀

    如何減少PCB內(nèi)的

    如何減少PCB內(nèi)的
    的頭像 發(fā)表于 11-24 17:13 ?613次閱讀
    如何減少<b class='flag-5'>PCB</b><b class='flag-5'>板</b>內(nèi)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>