搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA技術(shù)驛站

      文章：121 被閱讀：38.1w 粉絲數(shù)：26 關(guān)注數(shù)：0 點贊數(shù)：3

      廣告

      Vivado使用小技巧

      有時我們對時序約束進行了一些調(diào)整，希望能夠快速看到對應(yīng)的時序報告，而又不希望重新布局布線。這時，我們....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 10-24 15:08 ?170次閱讀
      Vivado使用小技巧

      如何獲取被復(fù)制的寄存器

      vivado -mode tcl和vivado -mode batch有什么區(qū)別？
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-18 10:48 ?227次閱讀
      如何獲取被復(fù)制的寄存器

      淺談Vivado編譯時間

      隨著FPGA規(guī)模的增大，設(shè)計復(fù)雜度的增加，Vivado編譯時間成為一個不可回避的話題。尤其是一些基于....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-18 10:43 ?549次閱讀
      淺談Vivado編譯時間

      雙向IO與IOB詳解

      典型的全雙工（Full Duplex）系統(tǒng)如下圖所示，芯片1和芯片2之間有彼此獨立的數(shù)據(jù)傳輸線，這意....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-18 10:39 ?348次閱讀
      雙向IO與IOB詳解

      Vivado 2024.1版本的新特性(2)

      從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-18 10:34 ?536次閱讀
      Vivado 2024.1版本的新特性(2)

      Vivado 2024.1版本的新特性(1)

      Vivado 2024.1已正式發(fā)布，今天我們就來看看新版本帶來了哪些新特性。
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-18 10:30 ?775次閱讀
      Vivado 2024.1版本的新特性(1)

      如何運用Retiming優(yōu)化Block RAM的使用

      對于邏輯級數(shù)較大的路徑，常用的時序收斂的方法之一就是采用Retiming（中文翻譯為重定時）。Ret....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 04-18 10:05 ?857次閱讀
      如何運用Retiming優(yōu)化Block RAM的使用

      用FPGA實現(xiàn)雙調(diào)排序的方法（2）

      典型的排序算法包括冒泡排序、選擇排序、插入排序、歸并排序、快速排序、希爾排序、計數(shù)排序、雙調(diào)排序等。
      的頭像 FPGA技術(shù)驛站 發(fā)表于 03-21 10:28 ?595次閱讀
      用FPGA實現(xiàn)雙調(diào)排序的方法（2）

      請問create_generated_clock該怎么使用呢？

      FPGA設(shè)計中，生成時鐘分為兩大類：自動生成時鐘和用戶生成時鐘。
      的頭像 FPGA技術(shù)驛站 發(fā)表于 01-25 09:06 ?1824次閱讀
      請問create_generated_clock該怎么使用呢？

      采用UltraScale/UltraScale+芯片的DFX設(shè)計注意事項

      采用UltraScale/UltraScale+芯片進行DFX設(shè)計時，建議從以下角度對設(shè)計進行檢查。
      的頭像 FPGA技術(shù)驛站 發(fā)表于 01-18 09:27 ?839次閱讀
      采用UltraScale/UltraScale+芯片的DFX設(shè)計注意事項

      FPGA中時鐘的用法

      生成時鐘包括自動生成時鐘（又稱為自動衍生時鐘）和用戶生成時鐘。自動生成時鐘通常由PLL或MMCM生成....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 01-11 09:50 ?1600次閱讀
      FPGA中時鐘的用法

      針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些（2）

      UltraScale/UltraScale+芯片開始支持BUFG_*、PLL和MMCM出現(xiàn)在動態(tài)區(qū)，....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 12-21 09:12 ?904次閱讀
      針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些（2）

      針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些（1）

      對于UltraScale/UltraScale+芯片，幾乎FPGA內(nèi)部所有組件都是可以部分可重配置的
      的頭像 FPGA技術(shù)驛站 發(fā)表于 12-14 16:16 ?626次閱讀
      針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些（1）

      DFX設(shè)計中Bitstream文件詳解

      Fullconfiguration bitstreams對應(yīng)的是靜態(tài)區(qū)加動態(tài)區(qū)的完整設(shè)計，因此，該文....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 12-07 10:45 ?1139次閱讀
      DFX設(shè)計中Bitstream文件詳解

      優(yōu)化DFX設(shè)計的方法

      假定設(shè)計中存在兩個RP，分別為RP1和RP2，那么就要避免出現(xiàn)RP1輸出直接連接到RP2或者相反從R....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 11-30 09:17 ?735次閱讀
      優(yōu)化DFX設(shè)計的方法

      如果IP已經(jīng)采用OOC綜合那么是否可以將其修改為Global綜合方式？

      相比于Project模式，Vivado Non-Project模式可以提供用戶更多的控制權(quán)，進而用戶....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 11-16 09:11 ?1057次閱讀
      如果IP已經(jīng)采用OOC綜合那么是否可以將其修改為Global綜合方式？

      DFX設(shè)計如何分析

      針對DFX設(shè)計，Vivado提供了命令report_pr_configuration_analysi....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 11-09 11:23 ?810次閱讀
      DFX設(shè)計如何分析

      DFX設(shè)計如何分析

      選項-complexity聚焦在設(shè)計的資源使用情況，會給出指定RP下各RM的資源使用情況，同時給出各....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 11-09 11:22 ?606次閱讀
      DFX設(shè)計如何分析

      FIFO為什么不能正常工作？

      FIFO為什么不能正常工作？復(fù)位信號有效長度不夠，接口時序不匹配，可看下面這篇文章。 本文將介紹： ....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 11-02 09:25 ?1221次閱讀
      FIFO為什么不能正常工作？

      SystemVerilog相比于Verilog的優(yōu)勢

      我們再從對可綜合代碼的支持角度看看SystemVerilog相比于Verilog的優(yōu)勢。針對硬件設(shè)計....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 10-26 10:05 ?863次閱讀
      SystemVerilog相比于Verilog的優(yōu)勢

      SystemVerilog在硬件設(shè)計部分有哪些優(yōu)勢

      談到SystemVerilog，很多工程師都認為SystemVerilog僅僅是一門驗證語言，事實上....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 10-19 11:19 ?1112次閱讀
      SystemVerilog在硬件設(shè)計部分有哪些優(yōu)勢

      從可綜合的RTL代碼的角度聊聊interface

      SystemVerilog引入了interface，這里我們從可綜合的RTL代碼的角度聊聊inter....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 10-12 09:06 ?1676次閱讀
      從可綜合的RTL代碼的角度聊聊interface

      看一下SystemVerilog中package的使用方法與注意事項

      談到package，用過VHDL的工程師并不陌生。實際上，SystemVerilog中的packag....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 10-07 11:33 ?2221次閱讀
      看一下SystemVerilog中package的使用方法與注意事項

      DFX模式下如何讀入模塊的網(wǎng)表文件

      DFX模式下要求在設(shè)計的頂層文件，每個RP對應(yīng)的RM只以一個空的接口形式存在，這樣對頂層綜合時，RM....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-27 09:45 ?507次閱讀

      什么是DFX技術(shù)？DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎？

      DFX（Dynamic Function eXchange）的前身是PR（部分可重配置，Partia....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-21 09:21 ?7024次閱讀
      什么是DFX技術(shù)？DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎？

      FPGA設(shè)計存在的4類時序路徑

      命令set_multicycle_path常用來約束放松路徑的約束。通常情況下，這種路徑具有一個典型....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-14 09:05 ?914次閱讀
      FPGA設(shè)計存在的4類時序路徑

      FPGA設(shè)計中這兩種情形該怎么約束

      在FPGA設(shè)計中，我們經(jīng)常會碰到這樣的情形：從快時鐘域到慢時鐘域完成位寬轉(zhuǎn)換，這時，這兩個時鐘是同步....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 09-07 09:47 ?510次閱讀
      FPGA設(shè)計中這兩種情形該怎么約束

      請問如何快速地創(chuàng)建掃描策略呢？

      Vivado提供了豐富的Implementation Strategy，如下圖所示。這使得掃描策略成....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 08-31 14:59 ?677次閱讀
      請問如何快速地創(chuàng)建掃描策略呢？

      把子模塊包含網(wǎng)表的RTL代碼添加到BD中的方法分享

      Vivado以IP為核心的設(shè)計理念的一個重要支撐就是IP Integrator（簡稱IPI，IP集成....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 08-24 09:10 ?1422次閱讀
      把子模塊包含網(wǎng)表的RTL代碼添加到BD中的方法分享

      如何給每個RM添加約束？

      在常規(guī)非DFX（DynamicFunction eXchange）的Vivado設(shè)計中，我們可能會碰....
      的頭像 FPGA技術(shù)驛站 發(fā)表于 08-17 09:23 ?495次閱讀
      如何給每個RM添加約束？