Adam Taylor玩轉(zhuǎn)MicroZed系列第76部分：關(guān)聯(lián)布局宏的約束

By Adam Taylor

在約束系列的最后，我們講講關(guān)聯(lián)布局宏（RPM）的約束。RPM允許你在FPGA的布局中將DSP、FF、LUT和RAMS等資源組合在一起。與PBlocks不同，RPM并不把設(shè)計(jì)元素的位置限制到特定區(qū)域去（除非你想那樣做）。相反，當(dāng)這些設(shè)計(jì)元素被放置后，RPM將它們組合到一起。近距離放置這些資源允許你改進(jìn)資源利用率，并且能微調(diào)互連長(zhǎng)度來(lái)保證更好的時(shí)序。

為了使用RPM，我們需要使用三種不同的約束類型，可以在HDL文件中來(lái)定義他們：

U_SET——允許定義元件RPM集，忽略層次結(jié)構(gòu)

HU_SET——允許定義元件RPM集，包含層次結(jié)構(gòu)

RLOC——允許U_SET和HU_SET相對(duì)位置的約束

RLOC約束的定義使用到了表達(dá)式 RLOC=XmYm，此處X和Y指的是FPGA陣列中的坐標(biāo)。定義一個(gè)RLOC時(shí)，我們既可以使用相對(duì)坐標(biāo)，也可以使用絕對(duì)坐標(biāo)，取決于RPM_GRID屬性值，這個(gè)值決定了該定義是絕對(duì)的還是相對(duì)的。

由于這些約束是用HDL定義的，為了正確地定義布線，在約束被添加到HDL文件中之前，很有必要對(duì)布局走線迭代進(jìn)行初始化。

和很多東西一樣，這些概念最好能用例子來(lái)闡述。下面這個(gè)例子中包含兩個(gè)切換的寄存器。其中一個(gè)寄存器長(zhǎng)度為2位，用來(lái)同步輸入。第二個(gè)切換寄存器長(zhǎng)16位。它使輸出信號(hào)延時(shí)16個(gè)時(shí)鐘。為了展示上面的約束，我將把一個(gè)絕對(duì)RPM應(yīng)用到長(zhǎng)為2位的同步器中，然后把相對(duì)RPM應(yīng)用到16位寄存器中。

第一件要做的事情就是利用RTL聲明U_SET或者HU_SET約束組。由于這是個(gè)推斷的信號(hào)，因此我們需要定義x_SET而不是SIGNAL和LABLE參數(shù)。

?

當(dāng)我們打開(kāi)implementation并實(shí)現(xiàn)了上面這些的時(shí)候，我們可以在物理約束窗口下看到RPM。

?

在U_SET和HU_SET約束定義好了后，下一步就是定義RPM的位置了。然而，在干這件事情之前，最好知道RPM中元件的數(shù)量。通過(guò)點(diǎn)擊目標(biāo)RMP，選擇RPM屬性，我們可以獲取RMP中元件的數(shù)量。

接下來(lái)，我們將要在規(guī)劃好的地方不相干地放置輸入寄存器。利用下面顯示的RPM_GRID屬性，我們完成這一步：

這個(gè)操作將會(huì)在由一個(gè)片分開(kāi)的片上放置兩個(gè)ip_sync信號(hào)寄存器。盡管對(duì)于日常設(shè)計(jì)來(lái)說(shuō)這并不是一個(gè)好的嘗試，但是它展示了此處我們所討論的RPM原則。

約束將會(huì)導(dǎo)致切換寄存器中的寄存器彼此相關(guān)地放置。為了做到這一點(diǎn)，我們不使用網(wǎng)格約束，取而代之，我們按照下面這種方式使它們彼此靠近地放置。

對(duì)于每個(gè)寄存器的16位元素，當(dāng)我們?cè)谠O(shè)備視圖中查看布局的時(shí)候，我們將得到上述約束增量與原點(diǎn)的距離圖作為結(jié)果。

?

中間列的垂直觸發(fā)器代表切換寄存器，而旁邊兩列上的兩個(gè)寄存器是ip_sync寄存器，被定義跳過(guò)一個(gè)slice。

從這里你可以下載源碼例程。