電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>接口/總線/驅(qū)動(dòng)>JESD204B工作原理及其控制字符詳解

JESD204B工作原理及其控制字符詳解

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

詳解JESD204B串行接口時(shí)鐘需求及其實(shí)現(xiàn)方法

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高,JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對(duì)器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器的時(shí)鐘
2015-01-23 10:42:1821149

5G無線測試儀高通道數(shù)JESD204B時(shí)鐘生成參考設(shè)計(jì)

JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供多通道 JESD204B 時(shí)鐘,采用 TI LMK04828 時(shí)鐘抖動(dòng)清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL,能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏差。此
2018-10-15 15:09:38

JESD204C的標(biāo)準(zhǔn)和新變化

速率以支持更高帶寬應(yīng)用的需求,提高有效載荷傳輸?shù)男?率,改進(jìn)鏈路穩(wěn)健性。此外,他們希望編寫一個(gè)比JESD204B更清晰的規(guī)范,同時(shí)修復(fù)該版本標(biāo)準(zhǔn)中的一些錯(cuò)誤。他們還希望提供向后兼容JESD204B
2021-01-01 07:44:26

JESD204接口簡介

標(biāo)準(zhǔn)的第二個(gè)版本——JESD204B。JESD204B (2011)2011年7月,第二版本標(biāo)準(zhǔn)發(fā)布,稱為JESD204B,即當(dāng)前版本。修訂后的標(biāo)準(zhǔn)中,其中一個(gè)重要方面就是加入了實(shí)現(xiàn)確定延遲的條款
2019-05-29 05:00:03

JESD204標(biāo)準(zhǔn)解析

,延遲是可重現(xiàn)和確定性的。其工作機(jī)制之一是:在定義明確的時(shí)刻使用SYNC~輸入信號(hào),同時(shí)初始化所有通道中轉(zhuǎn)換器最初的通道對(duì)齊序列。另一種機(jī)制是使用SYSREF信號(hào)——一種JESD204B定義的新信號(hào)
2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補(bǔ)償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計(jì)采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC),該轉(zhuǎn)換器利用
2015-05-11 10:40:44

JESD204B中的確定延遲到底是什么? 它是否就是轉(zhuǎn)換器的總延遲?

什么是8b/10b編碼,為什么JESD204B接口需使用這種編碼?怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么? 它是否就是轉(zhuǎn)換器的總延遲?JESD204B如何使用結(jié)束位?結(jié)束位存在的意義是什么?如何計(jì)算轉(zhuǎn)換器的通道速率?什么是應(yīng)用層,它能做什么?
2021-04-13 06:39:06

JESD204B串行接口時(shí)鐘的優(yōu)勢(shì)

的時(shí)鐘規(guī)范,以及利用TI 公司的芯片實(shí)現(xiàn)其時(shí)序要求。1. JESD204B 介紹1.1 JESD204B 規(guī)范及其優(yōu)勢(shì) JESD204 是基于SerDes 的串行接口標(biāo)準(zhǔn),主要用于數(shù)模轉(zhuǎn)換器和邏輯器件
2019-06-19 05:00:06

JESD204B串行數(shù)據(jù)鏈路接口問題

MS-2503: 消除影響JESD204B鏈路傳輸?shù)囊蛩?/div>
2019-09-20 08:31:46

JESD204B偶爾失鎖的情況

使用AD6688時(shí)遇到一個(gè)JESD204B IP核問題。參考時(shí)鐘為156.25MHz,參數(shù)L=2,F(xiàn)=2,K=32,線速率為6.25Gbps,使用的為SYSREF always中的每個(gè)SYSREF都
2019-04-11 21:12:09

JESD204B協(xié)議介紹

欄目下閱讀了各種技術(shù)文章及其它博客文章,明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續(xù)產(chǎn)品。有一個(gè)沒有深入討論的主題就是解決 ADC 至 FPGA 和 FPGA 至 DAC 鏈
2022-11-21 07:02:17

JESD204B協(xié)議有什么特點(diǎn)?

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
2021-04-06 06:53:56

JESD204B接口標(biāo)準(zhǔn)信息理解

E2E 上的該欄目下閱讀了各種技術(shù)文章及其它博客文章,明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續(xù)產(chǎn)品。有一個(gè)沒有深入討論的主題就是解決 ADC 至 FPGA 和 FPGA
2018-09-13 14:21:49

JESD204B是什么工作原理?控制字符是什么?

JESD204B工作原理JESD204B控制字符
2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南
2019-05-28 12:08:12

JESD204B的優(yōu)勢(shì)

如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣
2022-11-23 06:35:43

JESD204B的常見疑問解答

FIFO方案,則無法正常工作。 該問題的一種解決方案是讓雙通道轉(zhuǎn)換器使用多點(diǎn)鏈路JESD204B接口,其中每個(gè)轉(zhuǎn)換器都使用各自獨(dú)立的串行鏈路輸出。然后便可針對(duì)每個(gè)ADC使用非相干時(shí)鐘,且每個(gè)串行鏈路
2024-01-03 06:35:04

JESD204B的系統(tǒng)級(jí)優(yōu)勢(shì)

作者:Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同
2018-09-18 11:29:29

JESD204B轉(zhuǎn)換器的確定性延遲解密

,便不再需要控制 字符,并且可以獲取鏈路的全帶寬。幀邊界和多幀邊界分 別與幀時(shí)鐘和多幀時(shí)鐘重合。JESD204B子類與確定性延遲的關(guān)系意味著什么? JESD204B協(xié)議的三個(gè)子類定義了鏈路的確定性延遲
2018-10-15 10:40:45

JESD204B高速串行接口鏈路的均衡器優(yōu)化參考設(shè)計(jì)包括原理圖,物料清單及參考指南

in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a
2018-08-09 08:40:10

jesd204B調(diào)試經(jīng)驗(yàn)有哪些?注意事項(xiàng)是什么?

jesd204B調(diào)試經(jīng)驗(yàn)有哪些?注意事項(xiàng)是什么?
2021-06-21 06:05:50

jesd204b

我最近嘗試用arria 10 soc實(shí)現(xiàn)與ad9680之間的jesd204B協(xié)議,看了很多資料,卻依然感覺無從下手,不知道哪位大神設(shè)計(jì)過此協(xié)議,希望可以請(qǐng)教一番,在此先謝過。
2017-12-13 12:47:27

jesd204b ip核支持的線速率

因?qū)嶋H需求,本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù),ADC發(fā)送的數(shù)據(jù)鏈路速率是15gbps, 廠家說屬于204b標(biāo)準(zhǔn)。我看到jesd204b的ip核標(biāo)準(zhǔn)最大是12.5gbps,但是支持的支持高達(dá)16.375 Gb/s的非標(biāo)準(zhǔn)線速率。請(qǐng)問我可以使用這個(gè)IP核接收ADC的數(shù)據(jù)嗎?
2020-08-12 09:36:39

AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的?

AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的
2023-12-04 07:27:34

AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對(duì)應(yīng)相連?

芯片上JESD204B協(xié)議對(duì)應(yīng)的引腳(SYSREF、SYNCINB和SERDOUT)與ZYNQ7015芯片中的JESD204 IP核的端口對(duì)應(yīng)相連。
2023-12-15 07:14:52

AD9690配置在JESD204B sublcass 0模式下,AD9690的SYSREF±輸入管腳怎么處理?

用單片AD9690采集數(shù)據(jù)給FPGA,不要求確定延遲,因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是這種模式下,對(duì)于AD9690的SYSREF±的輸入管腳怎么處理?以及AD9690工作在subclass 0 模式下還有沒有其他要注意的地方?
2023-12-12 06:16:08

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

有多大幫助的實(shí)例;3、高靈活布局:JESD204B對(duì)畸變要求低,可實(shí)現(xiàn)更遠(yuǎn)的傳輸距離。這有助于將邏輯器件部署在距離數(shù)據(jù)轉(zhuǎn)換器更遠(yuǎn)的位置,以避免對(duì)靈敏模擬器件產(chǎn)生影響;4、更簡單的時(shí)序控制;5、滿足未來
2019-12-04 10:11:26

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

的設(shè)計(jì)方案。利用JESD204B協(xié)議的確定性延遲特性,只要保證通道間下行數(shù)據(jù)的相互延遲不超過一個(gè)多幀時(shí)鐘周期,通過關(guān)鍵控制信號(hào)的設(shè)計(jì)和處理,通道間可以實(shí)現(xiàn)數(shù)據(jù)的同步,有效控制板內(nèi)多片ADC之間進(jìn)行
2019-12-03 17:32:13

Kintex 7上的JESD204b標(biāo)準(zhǔn)中的ADC輸出接口

嗨,我必須在Kintex 7上導(dǎo)入為Virtex 6開發(fā)的代碼,以便將JESD204B標(biāo)準(zhǔn)中的ADC輸出接口。我修改了代碼和ucf文件,以便在演示板MC705上實(shí)現(xiàn)它。Synthesize
2020-05-21 14:22:21

ad9680 JESD204B接口rx_sync信號(hào)同步和失鎖周期性出現(xiàn)怎么解決?

使用AD9680時(shí)遇到一個(gè)問題,AD9680采樣率為1Gsps,JESD204B IP核的GTX參考時(shí)鐘為250MHz,參數(shù)L=4,F(xiàn)=2,K=32,線速率為10Gbps,使用的為SYSREF
2023-12-12 08:03:49

ad9680 JESD204B接口同步信號(hào)RX_SYNC失鎖 請(qǐng)問怎么解決?

使用AD9680時(shí)遇到一個(gè)問題,AD9680采樣率為1Gsps,JESD204B IP核的GTX參考時(shí)鐘為250MHz,參數(shù)L=4,F(xiàn)=2,K=32,線速率為10Gbps,使用的為SYSREF
2018-08-08 07:50:35

一文讀懂JESD204B標(biāo)準(zhǔn)系統(tǒng)

JESD204B到底是什么呢?是什么導(dǎo)致了JESD204B標(biāo)準(zhǔn)的出現(xiàn)?什么是JESD204B標(biāo)準(zhǔn)?為什么關(guān)注JESD204B接口?
2021-05-24 06:36:13

串行LVDS和JESD204B的對(duì)比

時(shí)鐘成為可能??偨Y(jié)JESD204B工業(yè)串行接口標(biāo)準(zhǔn)降低了高速數(shù)據(jù)轉(zhuǎn)換器和FPGA以及其他器件之間的數(shù)字輸入和輸出通道數(shù)。更少的互連可以簡化布局布線并讓設(shè)計(jì)出更小的尺寸成為可能(見圖4)。這些優(yōu)勢(shì)對(duì)很多
2019-05-29 05:00:04

JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)

需要收發(fā)雙方有相同的幀結(jié)構(gòu),然后以一種方式來同步,即辨別起始。JESD204B是以時(shí)鐘信號(hào)的沿來辨別同步的開始,以及通過一定的握手信號(hào)使得收發(fā)雙方能夠正確識(shí)別幀的長度和邊界,因此時(shí)鐘信號(hào)及其時(shí)序關(guān)系對(duì)于
2019-12-17 11:25:21

使用JESD204B連接AD9164時(shí),CGS過程無法完成是什么原因?qū)е拢?/a>

使用AD9163的時(shí)候遇到JESD204B的SYNC信號(hào)周期性拉低如何解決?

我在使用AD9163的時(shí)候遇到JESD204B的SYNC信號(hào)周期性拉低。通過讀寄存器值如圖,發(fā)現(xiàn)REG470和REG471都為0xFF,而REG472始終為0.不知有誰知道是什么原因?該如何解
2023-12-04 07:30:17

關(guān)于JESD204B接口你想知道的都在這

關(guān)于JESD204B接口你想知道的都在這
2021-09-29 06:56:22

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

模塊嵌套入JESD204B用戶頂層。來自加密RTL 模塊的控制、配置、狀態(tài)和JESD 數(shù)據(jù)接口直接通過嵌套層連接到用戶邏輯和GTX/GTH收發(fā)器。GTX/GTH符號(hào)對(duì)齊配置經(jīng)優(yōu)化和更新,使收發(fā)器工作更為
2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時(shí)設(shè)計(jì)

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢(shì)。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處(包括增大的信道密度)。此參考設(shè)計(jì)解決了其中一個(gè)采用新接口的挑戰(zhàn):理解并設(shè)計(jì)鏈路延遲。一個(gè)示例實(shí)現(xiàn)
2018-11-21 16:51:43

如何去實(shí)現(xiàn)JESD204B時(shí)鐘?

JESD204B數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范是什么?JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢(shì)?如何去實(shí)現(xiàn)JESD204B時(shí)鐘?
2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?

和DAC不能通過這些高速串行接口進(jìn)行配置,就是說FPGA與轉(zhuǎn)換器無法與任何常用標(biāo)準(zhǔn)接口,利用高串行-解串(SERDES)帶寬。新型轉(zhuǎn)換器與JESD204B之類的FPGA接口較為復(fù)雜,如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?
2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

JESD204B系統(tǒng)(以LMK04821系列器件作為時(shí)鐘解決方案)的高級(jí)方框圖。圖1:典型的JEDEC JESD204B應(yīng)用方框圖 LMK04821憑借來自第二鎖相環(huán)(PLL)電壓控制振蕩器的單個(gè)SYSREF時(shí)鐘分頻器來產(chǎn)生SYSREF信號(hào)。信號(hào)從分頻器被分配到個(gè)別的輸出路徑…
2022-11-18 06:36:26

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

of this significant interfacing breakthrough.  JESD204B工業(yè)串行接口標(biāo)準(zhǔn)降低了高速數(shù)據(jù)轉(zhuǎn)換器和FPGA以及其他器件之間的數(shù)字輸入和輸出通道數(shù)。更少的互連可以簡化布局
2021-11-03 07:00:00

JESD204B輸出的14位170Msps雙通道ADC

DC1974A-C,LTC2122演示板,14位,170Msps雙通道ADC,帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標(biāo)準(zhǔn)的CML輸出的LTC2122,14位雙
2019-06-20 08:05:16

無法在Vivado 2013.4中為JESD204B v5.1生成比特流

嗨, 我嘗試在Vivado 2013.4中構(gòu)建我們的設(shè)計(jì)并構(gòu)建Xilinx JESD204B設(shè)計(jì)示例,我收到以下錯(cuò)誤:錯(cuò)誤:[Common 17-69]命令失?。捍嗽O(shè)計(jì)包含不支持比特流生成的內(nèi)核
2018-12-10 10:39:23

時(shí)序至關(guān)重要:怎么提高JESD204B時(shí)鐘方案的性能

方框圖。圖1:典型的JEDEC JESD204B應(yīng)用方框圖 LMK04821憑借來自第二鎖相環(huán)(PLL)電壓控制振蕩器的單個(gè)SYSREF時(shí)鐘分頻器來產(chǎn)生SYSREF信號(hào)。信號(hào)從分頻器被分配到個(gè)別的輸出
2018-09-06 15:10:52

構(gòu)建JESD204B鏈路的步驟

作者:Ken C在上篇博客《理解JESD204B協(xié)議》中,我對(duì) JESD204B 協(xié)議中的三個(gè)狀態(tài)進(jìn)行了概括性的功能介紹。這三個(gè)狀態(tài)對(duì)于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要,它們
2018-09-13 09:55:26

構(gòu)建JESD204B鏈路的步驟

在上篇博客《理解JESD204B協(xié)議》中,我對(duì) JESD204B 協(xié)議中的三個(gè)狀態(tài)進(jìn)行了概括性的功能介紹。這三個(gè)狀態(tài)對(duì)于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要,它們是:代碼組同步
2022-11-21 07:18:42

測試JESD204無法正常工作

你好,我試圖僅在測試模式下測試JESD204B v6.2:001:無限期地發(fā)送/接收/K28.5/但首先在desing塊中有一個(gè)錯(cuò)誤:[BD 41-967] AXI接口引腳/ jesd204
2019-04-19 13:06:30

請(qǐng)問AD9683的引腳如何與zynq 7015芯片中的 JESD204 ip核端口對(duì)應(yīng)相連?

芯片上JESD204B協(xié)議對(duì)應(yīng)的引腳(SYSREF、SYNCINB和SERDOUT)與ZYNQ7015芯片中的JESD204 IP核的端口對(duì)應(yīng)相連。[/td][td]
2018-09-05 11:45:31

高通道數(shù)JESD204B菊鏈可擴(kuò)展時(shí)鐘解決方案

描述高速多通道應(yīng)用需要低噪聲、可擴(kuò)展且可進(jìn)行精確通道間偏斜調(diào)節(jié)的時(shí)鐘解決方案,以實(shí)現(xiàn)最佳系統(tǒng) SNR、SFDR 和 ENOB。此參考設(shè)計(jì)支持在菊鏈配置中增加 JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供
2018-12-28 11:54:19

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商ADI今天發(fā)布了一款基于FPGA的參考設(shè)計(jì)及配套軟件和HDL代碼,該參考設(shè)計(jì)可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。該軟件為JESD204B
2013-10-17 16:35:20909

在Xilinx_FPGA上快速實(shí)現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B
2016-01-04 18:03:060

如何構(gòu)建JESD204B 有效鏈路

在上篇博客《理解JESD204B協(xié)議》中,我對(duì) JESD204B 協(xié)議中的三個(gè)狀態(tài)進(jìn)行了概括性的功能介紹。這三個(gè)狀態(tài)對(duì)于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要,它們是:代碼組同步
2017-04-08 04:38:042689

JESD204B協(xié)議概述

上的該欄目下閱讀了各種技術(shù)文章及其它博客文章,明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續(xù)產(chǎn)品。
2017-04-08 04:48:172131

基于JESD204B高速數(shù)據(jù)傳輸協(xié)議 通過DDC魔法乘以ADC的虛擬通道數(shù)

JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議,采用8位/10位編碼和加擾技術(shù),旨在確保足夠的信號(hào)完整性。針對(duì)JESD204B標(biāo)準(zhǔn),總吞吐量變?yōu)樵诖嗽O(shè)置中,由于AD9250中沒有其他數(shù)字處理任務(wù),所以JESD204B鏈路(JESD204B發(fā)射器)一目了然。
2017-09-08 11:36:0339

JESD204B SystemC module 設(shè)計(jì)簡介(一)

本設(shè)計(jì)致力于用SystemC語言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型,描述JESD204B的所有行為,并且能夠保證用戶可以通過該JESD204B的SystemC庫,進(jìn)行JESD204B行為的仿真
2017-11-17 09:36:563002

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進(jìn)一步了解 JESD204B 接口,包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進(jìn),以及對(duì)系統(tǒng)設(shè)計(jì)工程師有何影響。
2017-11-18 02:57:0113942

JESD204B在時(shí)鐘方面的設(shè)計(jì)及其驗(yàn)證實(shí)現(xiàn)

規(guī)范,以及利用TI 公司的芯片實(shí)現(xiàn)其時(shí)序要求。 1. JESD204B 介紹 1.1 JESD204B 規(guī)范及其優(yōu)勢(shì) JESD204 是基于SerDes 的串行接口標(biāo)準(zhǔn),主要用于數(shù)模轉(zhuǎn)換器和邏輯器件之間
2017-11-18 08:00:011831

FPGA 的高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B部分詳解

如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒準(zhǔn)聽說過新術(shù)語“JESD204B”。 我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣
2017-11-18 08:36:013155

針對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗(yàn)證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場,并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會(huì)在不久的將來大量面世。JESD204B接口
2017-11-18 18:57:162789

為便于實(shí)現(xiàn)如此龐大的吞吐量,JESD204B標(biāo)準(zhǔn)應(yīng)運(yùn)而生

在此設(shè)置中,由于AD9250中沒有其他數(shù)字處理任務(wù),所以JESD204B鏈路(JESD204B發(fā)射器)一目了然。對(duì)于JESD204B鏈路來說,通道A為轉(zhuǎn)換器“0”( M0 ),而通道B為轉(zhuǎn)換器“1”(M1),這就意味著“M”的值為2。此設(shè)置的總線路速率為
2018-08-24 11:47:524212

JESD204B DSP套件的基本介紹

該視頻重點(diǎn)介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件,該套件采用Xilinx Kintex UltraScale KCU105開發(fā)板,KU40器件與ADI公司的AD-FMCDAQ2-EBZ高速模擬FMC模塊配合使用。
2018-11-26 06:53:002770

JESD204B子類(第二部分):子類1與子類2系統(tǒng)考慮因素

在“JESD204B子類(第一部分):JESD204B子類簡介與確定性延遲”一文中,我們總結(jié)了JESD204B子類和確定性延遲,并給出了子類0系統(tǒng)中多芯片同步的應(yīng)用層解決方案詳情。
2019-04-15 16:25:013610

JESD204B接口標(biāo)準(zhǔn)中的眼圖測量

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。
2019-08-01 06:19:003157

JESD204B傳輸層的實(shí)現(xiàn)方式介紹

這是ADI公司JESD204B在線研討會(huì)系列的第一部分,將討論傳輸層的基本元素,及其在ADI高速ADC、DAC和收發(fā)器中的實(shí)現(xiàn)方式。
2019-07-18 06:14:002900

JESD204B接口中的眼圖測量方法

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。
2019-08-19 06:06:004377

實(shí)現(xiàn)JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)的方法和技巧(3.3)

來自ADI公司和Xilinx公司的專家齊聚一堂,共同展示兩種JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì),同時(shí)介紹其實(shí)現(xiàn)技巧。
2019-07-03 06:14:001959

JESD204B在A/D轉(zhuǎn)換器到FPGA設(shè)計(jì)中的作用(3.2)

來自ADI公司和Xilinx公司的專家齊聚一堂,共同講解JESD204B介面標(biāo)準(zhǔn)的重要性,同時(shí)介紹它在A/D轉(zhuǎn)換器到FPGA設(shè)計(jì)中的作用。
2019-07-03 06:13:001291

LTC6952:超低抖動(dòng)、4.5 GHz PLL,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

LTC6952:超低抖動(dòng)、4.5 GHz PLL,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表
2021-04-22 15:52:099

LTC6953:超低抖動(dòng)、4.5 GHz時(shí)鐘分配器,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

LTC6953:超低抖動(dòng)、4.5 GHz時(shí)鐘分配器,帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表
2021-05-19 15:23:5314

JESD204B是否真的適合你

作者:Sureena Gupta 如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒準(zhǔn)聽說過新術(shù)語“JESD204B”。 我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及
2021-11-10 09:43:33528

JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述

明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后,可以使用上位機(jī)通過千兆網(wǎng)來配置AD9144和AD9516板卡,實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JESD204B時(shí)鐘網(wǎng)絡(luò)。
2022-07-07 08:58:111295

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路
2022-11-04 09:52:113

理解JESD204B協(xié)議

理解JESD204B協(xié)議
2022-11-04 09:52:123

JESD204B:適合您嗎?

JESD204B:適合您嗎?
2022-11-07 08:07:230

JESD204B學(xué)習(xí)手冊(cè)

JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:181771

FMC子卡設(shè)計(jì)原理圖:FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模塊, 超寬帶接收機(jī), 多通道MIMO通信, JESD204B板卡, JESD204B
2023-01-06 10:06:44439

在賽靈思FPGA上快速實(shí)現(xiàn)JESD204B

JESD204是一款高速串行接口,用于將數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)連接到邏輯器件。該標(biāo)準(zhǔn)的修訂版B支持高達(dá)12.5 Gbps的串行數(shù)據(jù)速率,并確保JESD204鏈路上的可重復(fù)確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高,JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。
2023-01-09 16:41:382968

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本,適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì),您會(huì)聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比,這一較新的版本具有顯著的優(yōu)勢(shì),因?yàn)樗ǜ唵蔚牟季趾透俚囊_數(shù)。
2023-05-26 14:49:31361

JESD204B鏈路中斷時(shí)的基本調(diào)試技巧

本文旨在提供發(fā)生 JESD204B 鏈路中斷情況下的調(diào)試技巧簡介
2023-07-10 16:32:03802

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有AD9207
2023-10-16 19:02:55

JESD204B規(guī)范的傳輸層介紹

電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費(fèi)下載
2023-11-28 10:43:310

已全部加載完成