三星宣布成功完成基于EUV的5nm制程開(kāi)發(fā) 彰顯科技引領(lǐng)力

包括7nm批量生產(chǎn)和6nm產(chǎn)品的流片, 三星電子在基于EUV技術(shù)的先進(jìn)制程工藝開(kāi)發(fā)上取得重大進(jìn)展

4月16日,三星電子宣布，其5nm FinFET( 鰭式場(chǎng)效應(yīng)晶體管)工藝技術(shù)已經(jīng)開(kāi)發(fā)完成，該技術(shù)可實(shí)現(xiàn)更小面積的芯片和超低功耗，并已準(zhǔn)備好為客戶提供樣品，再次彰顯了其在晶圓代工領(lǐng)域的領(lǐng)導(dǎo)地位。此前，三星已實(shí)現(xiàn)7nm工藝的批量生產(chǎn)和客戶定制的6nm工藝的產(chǎn)品流片(Tape-out)，并將于4月份內(nèi)實(shí)現(xiàn)7nm的出貨。

建設(shè)中的華城EUV廠鳥(niǎo)瞰圖(截止2019年3月)

據(jù)悉，與其第一代EUV(極紫外光刻)工藝7nm相比，三星的5nm FinFET工藝技術(shù)使芯片內(nèi)邏輯區(qū)域的面積效率可提高到25%，同時(shí)降低功耗20%或提高性能10%，從而能夠提供更多創(chuàng)新的標(biāo)準(zhǔn)單元架構(gòu)(Standard Cell)。從7nm轉(zhuǎn)到5nm工藝時(shí), 客戶不僅能享受性能、功耗、面積(PPA)上的改進(jìn)，還可充分利用三星尖端的EUV技術(shù)。與前代產(chǎn)品相同，5nm工藝在金屬層圖案化 (metal layer patterning)中使用了EUV技術(shù)，這樣可以在減少光罩層的同時(shí)，提供更好的保真度。

此外，三星5nm工藝的另一個(gè)關(guān)鍵優(yōu)勢(shì)，在于可將所有在7nm工藝上開(kāi)發(fā)的知識(shí)產(chǎn)權(quán)(IP)用于5nm工藝。因此，現(xiàn)有7nm芯片客戶在向5nm過(guò)渡時(shí)，將極大受益于遷移成本的降低和預(yù)先驗(yàn)證好的設(shè)計(jì)環(huán)境，從而縮短5nm產(chǎn)品的開(kāi)發(fā)時(shí)間。

得益于三星代工廠與其“SAFE(三星晶圓代工生態(tài)系統(tǒng))”合作伙伴的密切合作，自2018年第四季度起，三星已經(jīng)具備穩(wěn)定的5nm工藝設(shè)計(jì)環(huán)境，該環(huán)境包括PDK(工藝設(shè)計(jì)工具包)、DM(設(shè)計(jì)方法)、EDA(電子設(shè)計(jì)自動(dòng)化工具)和IP(知識(shí)產(chǎn)權(quán))。此外，三星代工廠已開(kāi)始向客戶提供5nm MPW(多項(xiàng)目晶圓)服務(wù)。

華城EUV廠的預(yù)期鳥(niǎo)瞰圖

三星電子(Samsung Electronics)代工業(yè)務(wù)副社長(zhǎng)裴永昌表示：“5nm工藝的成功開(kāi)發(fā)，證明了我們?cè)诨贓UV技術(shù)的先進(jìn)節(jié)點(diǎn)的研發(fā)能力。為了響應(yīng)客戶對(duì)先進(jìn)工藝技術(shù)的需求，使其新產(chǎn)品更加出色，我們將繼續(xù)致力于加速基于EUV技術(shù)的先進(jìn)制程的批量生產(chǎn)。”

同時(shí)，裴永昌先生介紹說(shuō)，考慮到包括PPA和IP在內(nèi)的各種優(yōu)勢(shì)，未來(lái)5G、AI(人工智能)、HPC(高性能計(jì)算)和自動(dòng)化等創(chuàng)新領(lǐng)域?qū)UV技術(shù)有大量需求。三星將利用包括EUV技術(shù)在內(nèi)的強(qiáng)大實(shí)力，繼續(xù)向客戶提供最先進(jìn)的技術(shù)和解決方案。

據(jù)悉，三星已經(jīng)在韓國(guó)華城工廠上線了基于EUV 技術(shù)的生產(chǎn)線。此外，三星有計(jì)劃在2019年下半年將該技術(shù)擴(kuò)大至華城新的生產(chǎn)線，并于第二年進(jìn)一步增加生產(chǎn)規(guī)模。