多層陶瓷封裝外殼的微波設(shè)計

摘要：隨著微電子器件的發(fā)展，集成度越來越高，不斷向高頻、高功率應(yīng)用邁進(jìn)，對其封裝技術(shù)的發(fā)展也提出了更高的要求。本文以一個場效應(yīng)管封裝外殼的微波設(shè)計為例，探討了微波三維結(jié)構(gòu)仿真技術(shù)在封裝外殼設(shè)計上的應(yīng)用，證明對封裝外殼進(jìn)行合理的微波設(shè)計，可以有效地提高器件的微波性能。

1 前言

當(dāng)今世界科技的發(fā)展日新月異，在信息化進(jìn)程中微電子技術(shù)一直起著先導(dǎo)和核心作用，隨著全球信息化、網(wǎng)絡(luò)化時代的到來，微電子技術(shù)在國民經(jīng)濟(jì)中的地位也顯得越來越重要。微電子封裝為微電子系統(tǒng)提供機(jī)械支撐、電氣互連、散熱通道、電磁屏蔽、環(huán)境保護(hù)等功能，電子系統(tǒng)的可靠性、成本及優(yōu)良的電氣性能不僅僅依賴于電路設(shè)計，在很大程度上還取決于所采用的封裝設(shè)計與材料。因此微電子封裝成為IC產(chǎn)品發(fā)展進(jìn)步不可或缺的后端產(chǎn)品。

2 應(yīng)用實(shí)例

本文試圖是一個微波功率管封裝外殼的設(shè)計中探討微波仿真技術(shù)在封裝外殼設(shè)計上的應(yīng)用。眾所周知，封裝外殼制約著微波彈片電路性能的因素主要有輸入輸出端的阻抗、插入損耗、駐波比以及隔離度。圖1是某場效應(yīng)管封裝外殼的外形圖。由圖可知該外殼有兩個引出端。若該封裝外殼鍵合芯片斌桿狀到系統(tǒng)中，那么對于其中一個引出端的電路示意圖如圖2。

為使信號源和負(fù)載間有地反射傳輸，需要恰當(dāng)設(shè)計中間的阻抗匹配網(wǎng)絡(luò)。圖中ZO 為負(fù)載（單片）的阻抗，Zg為信號源（輸入功率）的阻抗。無耗阻抗匹配網(wǎng)絡(luò)（微帶線結(jié)構(gòu)）節(jié)欲信號源和負(fù)載之間，于是無耗匹配網(wǎng)絡(luò)與負(fù)載間的反射系數(shù)為：

信號能夠接近全傳輸，即ZO =Zout。但是一般阻抗匹配網(wǎng)絡(luò)都是由損耗的，因此匹配網(wǎng)絡(luò)的插入損耗也就是微波信號在匹配網(wǎng)絡(luò)中傳輸時損失的部分，通過

反射也就是受反射系數(shù)的影響。由此可見，為滿足期間對封裝外殼的要求，我們在外殼設(shè)計時必須考慮通過設(shè)計外殼微帶線使其特性阻抗等于彈片的特性阻抗Zo，從而達(dá)到阻抗匹配之目的，以保證封裝外殼上插入損耗最小，駐波比最低。

一般而言微波器件微火的阻后的增益和輸出功率一般都利用電路匹配把阻抗專為標(biāo)準(zhǔn)的50Ω。如上所訴，在微波傳輸系統(tǒng)中，如果傳輸網(wǎng)絡(luò)與信號源、負(fù)載不匹配，傳輸線上的駐波就會增加信號的反射，當(dāng)期間工作在高頻時，插入損耗將非常大。因此為保證整個電路的阻抗匹配，在設(shè)計封裝外殼是應(yīng)該使其引出端特性阻抗為50Ω，目前封裝外殼的制造中引出端的微帶線通常是以高溫陶瓷共燒工藝在Al2O3 基板上實(shí)現(xiàn)的，因此只要知道微帶線德的工作頻率就可以計算出微帶線的粗略尺寸。

該封裝外殼的微帶線設(shè)計上存在從封建裝外殼外部的陰險旱區(qū)過渡到內(nèi)部的金線鍵合區(qū)的微帶-帶線-微帶過度結(jié)構(gòu)，這樣的一個過度結(jié)構(gòu)必然帶來微波傳輸?shù)牟痪鶆蛐?，由于微帶屬于分?a target="_blank">參數(shù)電路，其尺寸可與其工作波長相比擬，因此微帶線不均勻性必然會給電路帶來影響，從等效電路來看向但與串聯(lián)或并聯(lián)一些電抗遠(yuǎn)見，或是微波網(wǎng)絡(luò)的參考面發(fā)生變化。在該外殼的過度結(jié)構(gòu)中為使阻抗匹配，待顯赫微帶的寬度是不一樣的，按照經(jīng)驗一般這種過度結(jié)構(gòu)都采用"啞鈴"狀機(jī)構(gòu)。這樣就存在微帶線寬度上的跳變，從場的角度來說該處的場分布將發(fā)生畸變，從而導(dǎo)致過剩電荷在微帶線寬度國初流動，造成能量輻射損耗，增大了插入損耗和駐波比。其等效電路如圖3。

圖3中的X和1的計算公式如下。

為了得到滿足微波傳輸要求的封裝外殼設(shè)計，使用HFSS來見了該封裝外殼的微波傳輸模型。通過對模型進(jìn)行仿真來獲得端口阻抗、插入損耗以及駐波比的數(shù)據(jù)。并在此基礎(chǔ)上對微帶線過度結(jié)構(gòu)不斷優(yōu)化，最終獲得了滿足性能要求的設(shè)計。首先算出微帶線尺寸數(shù)據(jù)進(jìn)行建模，得到粗略的模型如圖4。

把建立的模型賦予材質(zhì)和邊界條件后，設(shè)定仿真條件后就可以求解。通過求解可以得到該結(jié)構(gòu)的阻抗矩陣，插入損耗以及駐波比。經(jīng)過仿真可以看到該模型得端口阻抗如表1。

得到的端口阻抗接近于50Ω，但插入耗損以及駐波比的數(shù)值比較大，如圖5，尚需要優(yōu)化。

觀察電磁場在該結(jié)構(gòu)模型中的分布可以發(fā)現(xiàn)：在微帶線的過渡出電場強(qiáng)度較大，且分布很不均勻。過剩的電荷在此處集中，導(dǎo)致能量輻射損失，造成插損和駐波比偏大，符合上述的理論分析。電場分布圖如圖6。

screen.width-500)this.style.width=screen.width-500;">

根據(jù)第一次仿真的結(jié)構(gòu)進(jìn)行分析，使用SPACEMAPPING的方法在HFSS里對該結(jié)構(gòu)進(jìn)行優(yōu)化。

a. 第一次優(yōu)化后的模型如圖7，結(jié)果也不是很理想，駐波比仍然偏大。
b. 在此優(yōu)化后確定模型結(jié)構(gòu)、尺寸如圖8。

再次設(shè)置材質(zhì)和邊界，進(jìn)行仿真。得到的端口阻抗數(shù)據(jù)如表2。

特性阻抗情況比前幾次有所改善，插入損耗以及駐波比如圖9。

這次模型仿真結(jié)構(gòu)比較理想，在X波段端口阻抗為48.3Ω，相位變化為-0.05°，基本上達(dá)到了阻抗匹配的目的；在其間工作頻率下，插入損耗<1.05，可以滿足期間的工作要求。在此觀察電磁場在此結(jié)構(gòu)中的分布（圖10）。

電場過渡比較均勻，無突變區(qū)域，無明顯電荷集中區(qū)域，因而整個結(jié)構(gòu)的插入損耗以及駐波比都比較理想。

3 結(jié)論

隨著微波器件的不斷發(fā)展，對其封裝外殼的電性能提出可越來越高的要求。采用微波結(jié)構(gòu)模擬軟件進(jìn)行封裝設(shè)計可以提高期間性能、縮短封裝設(shè)計周期。

封裝外殼的加工工藝對其微波特性影響較大，特別是基板的平整度和金屬化圖形的尺寸精度在高頻下會極大地影響插入損耗。