Mentor Graphics增強對TSMC 7納米工藝設計開發(fā)和10納米工藝量產的支援

　　WILSONVILLE， Ore.， 2016年3月24日— Mentor Graphics公司（納斯達克代碼：MENT）今天宣布，借由完成 TSMC 10 納米 FinFET V1.0 認證，進一步增強和優(yōu)化Calibre? 平臺和 Analog FastSPICE? （AFS） 平臺。除此之外，Calibre 和 Analog FastSPICE 平臺已可應用在基于TSMC 7 納米 FinFET 工藝最新設計規(guī)則手冊 （DRM） 和 SPICE 模型的初期設計開發(fā)和 IP 設計。

　　為協(xié)助共同客戶能準備好使用先進工藝做設計，Mentor 為TSMC 10 納米工藝改進物理驗證工具，加速 Calibre nmDRC? sign-off 工具的運行時間，使其優(yōu)于去年初針對 10 納米精確度進行認證時的工具運行時間。Calibre nmLVS? 工具已可支持10納米工藝中新的組件參數(shù)抽取，以獲取更精準的 SPICE 模型和自熱仿真。同時，Mentor 還提升了 Calibre xACT? 解決方案的寄生參數(shù)精確度，并積極改善布局寄生參數(shù)抽取流程以滿足 10 納米技術的要求。

　　Calibre 平臺還可幫助設計工程師提高設計可靠度和可制造性。在為 10 納米工藝電阻和電流密度檢查做了技術的改進后，現(xiàn)在 TSMC倚賴 Calibre PERC? 可靠性驗證解決方案做可靠度確認。在可制造性設計 （DFM） 方面，Mentor 添加了色彩感知填充和更精密的對齊和間距規(guī)則在 Calibre YieldEnhancer 工具的SmartFill 功能中。此外，Mentor 還優(yōu)化了 Calibre DESIGNrev?協(xié)助芯片最后完工工具、Calibre RVE? 結果查看器和 Calibre RealTime 界面，為設計工程師在多重曝光、版圖布局與電路圖 （LVS） 比較以及電氣規(guī)則檢查 （ERC） 及可靠性驗證方面提供更容易整合和除錯功能。

　　如今，Mentor 和 TSMC 攜手合作，將 Calibre 平臺的多樣化功能應用至 7 納米FinFET 工藝中。Calibre nmDRC 和 Calibre nmLVS 工具已通過客戶早期設計的驗證。TSMC 和 Mentor 正擴大 SmartFill 和 Calibre 多重曝光功能的使用功能，為 7 納米的工藝需求提供技術支持。

　　為獲得快速、準確的電路仿真，TSMC 認證AFS 平臺，包含 AFS Mega 電路仿真器可用于TSMC 10 納米 V1.0 工藝。AFS 平臺還通過了最新版 7 納米DRM和 SPICE 可用于早期設計開發(fā)。

　　為支持10 納米工藝先進的設計規(guī)則，Mentor 增強了包括 Olympus-SoC? 系統(tǒng)在內的布局布線平臺，并且優(yōu)化其結果能與sign-off 參數(shù)抽取和靜態(tài)時序分析工具有相關性。這項優(yōu)化也擴展至7 納米工藝。

　　“我們將繼續(xù)與 Mentor Graphics 合作，提供設計解決方案和服務于我們的共同客戶，幫助他們在 7 納米工藝設計方面獲得成功，” TSMC 設計建構營銷部資深處長 Suk Lee 說?！巴ㄟ^攜手合作，我們能支持10 納米設計實現(xiàn)量產?！?/p>

　　“現(xiàn)今杰出的 SoC 設計工程師要能掌握最先進的工藝，需要晶圓代工廠和 EDA 供貨商兩者之間的緊密合作，”Mentor Graphics Design to Silicon 事業(yè)部副總裁兼總經理 Joe Sawicki 表示?！皩τ?TSMC 在其未來的生態(tài)系統(tǒng)策略上能繼續(xù)利用已經證明具有高質量、高性能和全面性的Mentor 平臺，我們感到非常榮幸?！?/p>

　　關于Mentor Graphics

　　Mentor Graphics? 是電子設計自動化 （EDA） 領域的全球領導者，提供許多公司軟件和硬件設計解決方案，促使其能更快速且更具成本效益地開發(fā)出更出色的電子和機械產品。Mentor Graphics?提供了各種創(chuàng)新的產品和解決方案，工程師可透過借助Mentor Graphics?不斷推陳出新的產品及解決方案，應對日趨復雜的電路板及芯片設計領域所面臨的挑戰(zhàn)。Mentor Graphics 擁有業(yè)界最豐富且一流的產品組合，也是全球唯一具備嵌入式軟件解決方案的 EDA 公司。