0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在PCI總線上使用DS31256 HDLC控制器

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:ADI ? 2023-01-13 11:47 ? 次閱讀

本應(yīng)用筆記介紹了如何在PCI總線上使用DS31256 HDLC控制器,利用DS21FF44成幀器配置交錯總線操作(IBO)。其他達(dá)拉斯半導(dǎo)體成幀器和收發(fā)器也將使用。

概述

本應(yīng)用筆記介紹如何為交錯總線操作(IBO)配置E1成幀器。交錯總線操作(IBO)設(shè)計用于將來自多個設(shè)備的數(shù)據(jù)流多路復(fù)用到單個總線上。DS21FF44成幀器將與DS31256 HDLC控制器配合使用到PCI總線上(圖1)。其他Maxim/Dallas Semiconductor T1/E1成幀器和收發(fā)器也將展出。T1 成幀器上的硬件連接將相同。

poYBAGPA1ESAeYQ5AAA5jDifZvk546.gif?imgver=1

圖1.字節(jié)模式下的 8.192MHz 交錯總線示例。

硬件

圖 2 說明了硬件連接的正常配置。如果應(yīng)用需要幀交錯,則必須將 TCLK 和 RCLK 頻率鎖定到 TSYSCLK 和 RSYSCLK(即不會發(fā)生幀滑移)。幀滑移在字節(jié)交錯應(yīng)用程序中是可以接受的。此外,RSYNC 和 TSSYNC 必須綁定在一起。(在IBO模式下,接收器不獨(dú)立于發(fā)射器。

pYYBAGPA1EeAZvnuAAAnYHgNfyk033.gif?imgver=1

圖2.IBO 模式的連接。

同步脈沖必須鎖相至8.192MHz時鐘,如圖3所示。T1成幀器的硬件區(qū)別僅在于使用1.544MHz時鐘連接到TCLK/RCLK而不是E1頻率時鐘。此外,在T1中,每四個通道中就有一條未使用并被迫0xFF。有關(guān)詳細(xì)信息,請參閱T1數(shù)據(jù)手冊中的IBO部分。

3760fig03.gif?imgver=1

圖3.IBO 模式的時序圖。

請參考DS21FF44數(shù)據(jù)資料第22節(jié),了解其他時序圖。有關(guān)IBO的更多信息,請參見數(shù)據(jù)手冊的第20節(jié)。

軟件

芯片必須針對IBO功能進(jìn)行配置。配置包括設(shè)置 IBO 寄存器、啟用彈性存儲以及正確配置 TSYNC 和 RSYNC。(請參閱下表 1 中的詳細(xì)寄存器列表。此外,用戶必須為系統(tǒng)時鐘選擇 2.048MHz 模式(對于 T1 和 E1 成幀器)。

DS21Q44
DS21354/554
寄存器
DS21352/552
DS21Q42
寄存器
評論
RCR1.5 = 1 RCR2.3 = 1 RSYNC 是一個輸入。
RCR2.1 = 1 CCR1.2 = 1 已啟用接收彈性存儲。
RCR2.2 = 1 CCR1.3 = 1 RSYSCLK 為 2.048/4.096/8.192 MHz。
TCR1.0 = 1 TCR2.2 = 1 TSYNC 是一種輸出。
CCR3.1 = 1 CCR1.4 = 1 TSYSCLK是2.048/4.096/8.192兆赫。
CCR3.7 = 1 CCR1.7 = 1 傳輸彈性存儲已啟用。
IBO = 0x09 IBO = 0x09 啟用 IBO,字節(jié)模式,主設(shè)備(成幀器 1、5、9、13)
IBO = 0x08 IBO = 0x08 啟用 IBO,字節(jié)模式,從設(shè)備(成幀器 2-4、6-8、10-12、14-16)

結(jié)論

本應(yīng)用筆記介紹了如何配置DS21FF44,用于與各種達(dá)拉斯半導(dǎo)體HDLC控制器、E1成幀器和收發(fā)器器件的交錯總線工作(IBO)。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26855

    瀏覽量

    214348
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    16103

    瀏覽量

    177078
  • pci總線
    +關(guān)注

    關(guān)注

    1

    文章

    203

    瀏覽量

    31777
收藏 人收藏

    評論

    相關(guān)推薦

    DS31256,pdf,datasheet (256-Cha

    The DS31256 Envoy is a 256-channel HDLC controller that can handle up to 60 T1 or 64 E1 data
    發(fā)表于 04-21 23:49 ?18次下載

    DS31256PCI總線利用率

    要:本應(yīng)用筆記說明了如何計算DS31256 HDLC控制器總線帶寬。并展示了一個實(shí)驗(yàn)室實(shí)測的結(jié)果。同時演示了一個總線利用率速算表,該速算表
    發(fā)表于 04-18 11:24 ?1314次閱讀
    <b class='flag-5'>DS31256</b>的<b class='flag-5'>PCI</b><b class='flag-5'>總線</b>利用率

    Examples of DS31256 Applicatio

    Abstract: App Note 3345 provides application examples for the DS31256 HDLC Controller.
    發(fā)表于 04-18 11:25 ?749次閱讀
    Examples of <b class='flag-5'>DS31256</b> Applicatio

    DS31256 HDLC Controller Step-b

    Abstract: This application note provides an example of how to configure a single T1 port on DS31256
    發(fā)表于 04-18 11:29 ?1172次閱讀
    <b class='flag-5'>DS31256</b> <b class='flag-5'>HDLC</b> Controller Step-b

    DS31256 HDLC Controller Step-b

    Abstract: This application note provides an example of how to configure a single T1 port on DS31256
    發(fā)表于 04-18 11:30 ?853次閱讀
    <b class='flag-5'>DS31256</b> <b class='flag-5'>HDLC</b> Controller Step-b

    DS31256 Loopback Modes

    Abstract: This application note shows how to configure various loopback modes of the DS31256 HDLC
    發(fā)表于 04-18 11:31 ?842次閱讀
    <b class='flag-5'>DS31256</b> Loopback Modes

    DS31256 Gapped Clock Applicati

    Abstract: This application note discusses how to realize gapped clock applications with the DS31256
    發(fā)表于 04-18 11:32 ?1018次閱讀
    <b class='flag-5'>DS31256</b> Gapped Clock Applicati

    DS31256的初始化步驟

    摘要:DS31256 Envoy HDLC控制器在發(fā)送數(shù)據(jù)包之前的初始化順序。 概述按照設(shè)計,DS31256上電以后不會控制
    發(fā)表于 04-20 09:02 ?968次閱讀

    DS31256 and T1/E1 Interface

    Abstract: This application note discusses how to connect the DS31256 HDLC Controller to the DS
    發(fā)表于 04-20 09:26 ?1577次閱讀
    <b class='flag-5'>DS31256</b> and T1/E1 Interface

    DS31256 HDLC控制器的配置步驟—橋接模式

    DS31256 HDLC控制器的配置步驟—橋接模式 本應(yīng)用筆記提供了怎樣配置橋接模式下DS31256 HDLC
    發(fā)表于 04-21 14:59 ?1507次閱讀
    <b class='flag-5'>DS31256</b> <b class='flag-5'>HDLC</b><b class='flag-5'>控制器</b>的配置步驟—橋接模式

    DS31256 -256通道、高吞吐率HDLC控制器

    DS31256 -256通道、高吞吐率HDLC控制器 概述 DS31256是一款256通道高層數(shù)據(jù)鏈路控制器(
    發(fā)表于 04-21 23:17 ?1370次閱讀
    <b class='flag-5'>DS31256</b> -256通道、高吞吐率<b class='flag-5'>HDLC</b><b class='flag-5'>控制器</b>

    DS31256 PCI總線利用率

    DS31256 HDLC控制器訪問PCI總線,在發(fā)送和接收HDLC數(shù)據(jù)包時獲取和存儲這些數(shù)據(jù)包。
    的頭像 發(fā)表于 01-11 14:08 ?712次閱讀
    <b class='flag-5'>DS31256</b> <b class='flag-5'>PCI</b><b class='flag-5'>總線</b>利用率

    如何利用DS31256 HDLC控制器實(shí)現(xiàn)間隔時鐘應(yīng)用

    DS31256有16個物理端口(16 Tx和16 Rx)或鏈路,可配置為信道化或非信道化。通道化端口可以處理一個、兩個或四個 T1 或 E1 數(shù)據(jù)鏈路。這些端口或鏈路的時鐘可以支持間隔時鐘。本應(yīng)用筆記介紹如何在256通道HDLC
    的頭像 發(fā)表于 01-13 10:25 ?816次閱讀
    如何利用<b class='flag-5'>DS31256</b> <b class='flag-5'>HDLC</b><b class='flag-5'>控制器</b>實(shí)現(xiàn)間隔時鐘應(yīng)用

    DS31256 接口 - 電信

    電子發(fā)燒友網(wǎng)為你提供Maxim(Maxim)DS31256相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有DS31256的引腳圖、接線圖、封裝手冊、中文資料、英文資料,DS31256真值表,DS31256
    發(fā)表于 01-14 19:46
    <b class='flag-5'>DS31256</b> 接口 - 電信

    DS31256閉合時鐘應(yīng)用

    DS16有16個物理端口(16 Tx和31256 Rx)或鏈路,可配置為信道化或非信道化。通道化端口可以處理一個、兩個或四個 T1 或 E1 數(shù)據(jù)鏈路。這些端口或鏈路的時鐘可以支持間隔時鐘。本應(yīng)用筆記介紹如何在
    的頭像 發(fā)表于 02-13 15:43 ?642次閱讀
    <b class='flag-5'>DS31256</b>閉合時鐘應(yīng)用