賽靈思vivado設(shè)計套件助你實現(xiàn)FPGA完美開發(fā)

　　電子發(fā)燒友網(wǎng)訊:2012年4月25日全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))全球公開發(fā)布了vivado設(shè)計套件。新的工具套件面向未來十年 “All Programmable”器件而精心打造， 致力于加速其設(shè)計生產(chǎn)力。

　　Vivado設(shè)計套件是以IP及系統(tǒng)為中心的新一代設(shè)計環(huán)境，面向未來十年的“All Programmable”器件，在集成度和實施速度可以提高到原來的4倍。

　　賽靈思開發(fā) Vivado 設(shè)計套件的目的是為客戶提供一種具有完整系統(tǒng)可編程功能的新型工具套件，為幫助客戶順利過渡到Vivado 設(shè)計套件的使用，賽靈思將繼續(xù)堅定地為采用 7 系列及更早期的賽靈思 FPGA 技術(shù)的客戶提供 ISE 支持。今后 Vivado 設(shè)計套件將成為賽靈思的旗艦設(shè)計環(huán)境，支持所有 7 系列器件及賽靈思未來器件。

賽靈思vivado設(shè)計套件專題:http://ttokpm.com/topic/tech/vivado/

?

　　賽靈思顛覆性的新一代設(shè)計套件Vivado震撼上市， 面向未來十年的All Programmalbe器件

　　在vivado新品發(fā)布會上賽靈思亞太區(qū)執(zhí)行總裁湯立人說道：系統(tǒng)集成的瓶頸在于 設(shè)計和IP重用，集成算法和RTL級IP，混合DSP、嵌入式、連接功能、邏輯以及模塊和“系統(tǒng)”驗證方面。而vivado設(shè)計套件實現(xiàn)了瓶頸的突破，vivado具有層次化芯片布局規(guī)劃，多領(lǐng)域和多芯片物理優(yōu)化，可預(yù)測“設(shè)計”與“時序”收斂的沖突等優(yōu)勢，通過加速集成可以使生產(chǎn)力提成到原來的4倍。

　　圖1。賽靈思全球高級副總裁湯立人表示， Vivado要解決的就是加速生產(chǎn)力的問題：加速IP集成，加速實現(xiàn)， 生產(chǎn)力加倍。這就是Vivado發(fā)布的意義。

　　圖2、vivado:生產(chǎn)力提成至原來的4倍。