基于System Generator的Rife算法設(shè)計實現(xiàn)與仿真分析 - 全文

摘 要： 在FPGA平臺上應(yīng)用System Generator工具實現(xiàn)了高精度頻率估計Rife算法。不同于傳統(tǒng)的基于HDL代碼和IP核的設(shè)計方法，采用System Generator工具可以使復(fù)雜算法在FPGA中更快、更準(zhǔn)確地實現(xiàn)。給出了Rife算法的描述和實現(xiàn)結(jié)構(gòu)框圖，并在System Generator和ISE環(huán)境中進(jìn)行了仿真，驗證了設(shè)計的正確性。

頻率測量在電子偵察中扮演了重要的角色[1]。隨著電子技術(shù)的發(fā)展，傳統(tǒng)的偵察接收機向著數(shù)字化、軟件化方向發(fā)展[2]。傳統(tǒng)的基于模擬電路的測頻方法需要轉(zhuǎn)換為數(shù)字方法實現(xiàn)。模擬偵察接收機中通常采用基于相位差的頻率測量方法[3]。該方法在數(shù)字電路中同樣可以方便地實現(xiàn)，但該方法對信噪比要求比較高[3]。基于數(shù)字電路的優(yōu)點，可采用先進(jìn)的算法實現(xiàn)更高的性能。Rife算法[4]是一種常用的基于DFT頻譜的頻率測量算法，具有算法實現(xiàn)容易、精度高等優(yōu)點。而DFT運算可以通過FFT進(jìn)行快速運算。

為保證截獲概率，偵察接收機帶寬不斷增大，現(xiàn)瞬時帶寬已達(dá)500 MHz[2]。傳統(tǒng)的基于DSP和GPP的系統(tǒng)已難以滿足實時處理的需求，采用基于FPGA的信號處理機已成為普遍的解決方法[5-7]。

FPGA設(shè)計中基于HDL和定點的設(shè)計方法不同于傳統(tǒng)的DSP和GPP平臺中基于C語言和浮點的設(shè)計方法。HDL語言語法和語言的可綜合性限制了算法的實現(xiàn)[7-8]。基于此，Xilinx和Altera公司分別推出了簡化FPGA數(shù)字處理系統(tǒng)的集成開發(fā)工具System Generator for DSP和DSP Builder[9]，快速、簡易地將DSP系統(tǒng)的抽象算法轉(zhuǎn)化成可綜合的、可靠的硬件系統(tǒng)，為DSP設(shè)計者掃清了編程的障礙[8-9]。

2 System Generator

System Generator 是高性能、高效的DSP算法建模工具，是DSP算法與FPGA的橋梁[7-8]。其作用如圖1所示，可在Matlab/Simulink環(huán)境下對算法以及系統(tǒng)進(jìn)行建模，并生成相應(yīng)的工程，再調(diào)用ISE進(jìn)行仿真、綜合、實現(xiàn)。

Xilinx為System Generator提供了大量的信號處理模塊（如FIR濾波器、FFT）、糾錯算法、存儲器以及數(shù)字邏輯功能，可以在設(shè)計環(huán)境下直接調(diào)用，快速構(gòu)建DSP系統(tǒng)。同時還支持.m文件和HDL導(dǎo)入[7-8]。

雖然System Generator中只有Xilinx提供的模塊可以在FPGA中實現(xiàn)，但利用Simulink中豐富的資源可方便地生成測試向量，同時快速對結(jié)果進(jìn)行準(zhǔn)確直觀的分析。考慮到資源消耗，F(xiàn)PGA中實現(xiàn)的算法以定點算法為主，定點算法的精度和范圍很有限，容易發(fā)生溢出或者計算誤差過大，導(dǎo)致算法失敗[5-6]。采用傳統(tǒng)的基于HDL和IP核的設(shè)計方法，如果早期分析得不完全，在設(shè)計后期進(jìn)行修改是一件費時費力的事情，而且極易發(fā)生錯誤。而在System Generator環(huán)境下，采用基于模型的設(shè)計方法可以方便地實現(xiàn)和驗證定點算法，發(fā)現(xiàn)問題后也容易進(jìn)行修改。

3 Rife算法的FPGA設(shè)計

從第1節(jié)的Rife算法介紹可知，Rife算法以FFT運算為核心，通過頻譜峰值與次峰值的插值運算計算頻率值。FFT算法是一種塊運算，逐幀進(jìn)行，需要提供幀的起止邊界。本設(shè)計中采用恒虛警模塊提供幀的起止信號。FPGA中實現(xiàn)的Rife頻率測量算法主要包含如下功能模塊：快速傅里葉變換模塊（FFT）、取模模塊、峰值檢測與鎖存模塊、Rife計算模塊和控制模塊。系統(tǒng)整體框圖如圖2所示。

System Generator工具中提供了FFT模塊，其通過參數(shù)化配置，支持從8點到65 536點的基2、基4 FFT運算，其在FPGA中的實現(xiàn)對應(yīng)著LogicCORE中的FFT核。使用該模塊主要需要關(guān)心start信號、dv信號和輸入輸出信號。從恒虛警模塊來的start信號通過一個上升沿指示轉(zhuǎn)換開始，此時在時鐘的同步下逐點將待轉(zhuǎn)換數(shù)據(jù)輸入，當(dāng)輸入的信號點數(shù)達(dá)到設(shè)定的采樣點時開始FFT計算。恒虛警模塊在沒有檢測到信號的情況下會輸出0，故當(dāng)信號點數(shù)小于FFT所需的點數(shù)時會自動插0。

經(jīng)過一段時間的延時，dv輸出高電平，指示轉(zhuǎn)換完成。此時會逐點輸出轉(zhuǎn)換完成的頻譜信號，同時xk_index輸出頻譜點對應(yīng)的索引值。

Rife算法需要DFT頻譜的幅度信息，而FFT模塊輸出的為I、Q兩路復(fù)信號。|u|絕對值模塊完成頻譜的絕對值運算。在FPGA中實現(xiàn)諸如 的運算需要占用大量的資源，其中開根號運算可采用System Generator提供的CORDIC模塊進(jìn)行近似運算，降低了資源的消耗。同時I2+Q2的運算可通過MCode模塊完成，MCode實現(xiàn)了Matlab函數(shù)的有限子集，用于快速開發(fā)DSP算法，同時可生成HDL代碼，用于FPGA工程應(yīng)用中。

Rife算法中的峰值提取對時序要求很嚴(yán)格，它需要在記錄下頻譜峰值的同時記錄下峰值對應(yīng)的系數(shù)。System Generator在進(jìn)行高層設(shè)計的同時還保留了底層的基本邏輯單元，可通過其構(gòu)建對時序要求嚴(yán)格的邏輯。峰值提取模塊主要包括移位寄存器、鎖存器和比較器，比較器比較當(dāng)前值和鎖存器中的值，當(dāng)發(fā)現(xiàn)當(dāng)前值大于鎖存器的值時，輸出鎖存使能信號，鎖存當(dāng)前的幅度和系數(shù)值。鎖存的幅度和系數(shù)值必須對應(yīng)，F(xiàn)FT模塊輸出的I、Q數(shù)據(jù)和系數(shù)是準(zhǔn)確對應(yīng)的，而當(dāng)I、Q信號經(jīng)過幅值計算模塊后會產(chǎn)生時延，需要延時單元補償時延。本設(shè)計中通過Simulink提供的多通道示波器測量了幅值測量模塊的時延值，然后通過延時模塊進(jìn)行了補償。具體結(jié)構(gòu)如圖3所示。

圖4中的Rife計算模塊是本設(shè)計的核心，用于實現(xiàn)式(2)中的計算。圖3中的峰值檢測與鎖存電路在鎖存峰值的同時還會鎖存峰值前后點的值，圖4中的結(jié)構(gòu)與式（2）對應(yīng)，通過比較器比較峰值前后點的大小來選擇插值對象。對于式中r的正負(fù)，本設(shè)計中通過可控加減法器進(jìn)行實現(xiàn)。當(dāng)r=-1時，進(jìn)行減法運算；r=1時，進(jìn)行加法運算。

4 實現(xiàn)結(jié)果

本設(shè)計硬件平臺選用Xilinx公司Virtex系列中的XC6VLXT550T，系統(tǒng)的采樣點為128點。在System Generator/Simulink環(huán)境中按照圖2的框圖進(jìn)行設(shè)計，得到圖5所示的算法實現(xiàn)圖。圖5中，In與Out邊界內(nèi)部的模塊為由System Generator提供，可用硬件實現(xiàn)，邊界之外的模塊由Simulink提供。利用Simulink中的信號源產(chǎn)生一個疊加高斯白噪聲的正弦信號，作為系統(tǒng)的測試激勵信號，采用Simulink中的示波器觀察各點信號，用Display模塊顯示頻率值。從圖5中可以看出測量的頻率值為64.84。

System Generator中設(shè)計的系統(tǒng)可用于更高層設(shè)計中，其支持生成HDL網(wǎng)表、NGC網(wǎng)表，甚至直接生成.bit文件用于FPGA的配置。其在生成網(wǎng)表的同時可以選擇生成testbench，用于第三方的軟件仿真。本設(shè)計中選擇生成NGC網(wǎng)表。生成結(jié)果資源消耗如表1所示，綜合后系統(tǒng)的最大運行頻率為121.087 MHz。

將System Generator中生成的模塊導(dǎo)入到ISE設(shè)計環(huán)境中。運用ISE集成的仿真軟件Isim進(jìn)行仿真分析，仿真結(jié)果如圖6所示，圖中高亮部分為頻率測量值，可見其值與System Generator環(huán)境中的仿真結(jié)果相同，從而驗證了設(shè)計的正確性。

本文中利用System Generator工具的便利性，在FPGA中實現(xiàn)了高精度頻率估計Rife算法。省去了繁瑣的HDL編程，從而可將更多精力集中于算法本身，同時利用Simulink環(huán)境的資源快速對設(shè)計進(jìn)行驗證，最后在ISE環(huán)境中完成設(shè)計并進(jìn)行了驗證。