完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > rtl
RTL在電子科學(xué)中指的是寄存器轉(zhuǎn)換級(jí)電路(Register Transfer Level)的縮寫,也叫暫存器轉(zhuǎn)移層次。
文章:348個(gè) 瀏覽:59534次 帖子:96個(gè)
一個(gè)簡(jiǎn)單的RTL同步FIFO設(shè)計(jì)
FIFO 是FPGA設(shè)計(jì)中最有用的模塊之一。FIFO 在模塊之間提供簡(jiǎn)單的握手和同步機(jī)制,是設(shè)計(jì)人員將數(shù)據(jù)從一個(gè)模塊傳輸?shù)搅硪粋€(gè)模塊的常用選擇。
2023-06-14 標(biāo)簽:FPGA設(shè)計(jì)寄存器VHDL語(yǔ)言 387 0
設(shè)計(jì)一款芯片,明確需求(功能和性能)之后,先由架構(gòu)工程師設(shè)計(jì)架構(gòu),得出芯片設(shè)計(jì)方案,前端設(shè)計(jì)工程師形成RTL代碼,驗(yàn)證工程師進(jìn)行代碼驗(yàn)證,再通過(guò)后端設(shè)計(jì)...
2023-06-08 標(biāo)簽:IC設(shè)計(jì)EDA工具RTL 381 0
AMD推出面向大型數(shù)據(jù)集和內(nèi)存密集型工作負(fù)載的Alveo V80計(jì)算加速卡
對(duì)于大規(guī)模數(shù)據(jù)處理,最佳性能不僅取決于原始計(jì)算能力,還取決于高存儲(chǔ)器帶寬。
功耗優(yōu)化已經(jīng)成為SoC設(shè)計(jì)成功與否的關(guān)鍵因素了嗎?
片上系統(tǒng)(SoC)的低功耗設(shè)計(jì)方法這幾年已經(jīng)發(fā)生了翻天覆地的變化。從簡(jiǎn)單的時(shí)鐘門控和電壓調(diào)節(jié),到今天復(fù)雜多樣的策略和工具,SoC的能效得到了全方位提升。
2024-01-22 標(biāo)簽:寄存器仿真器SoC設(shè)計(jì) 331 0
時(shí)鐘是整個(gè)FPGA設(shè)計(jì)里面無(wú)法回避的事物,不能認(rèn)識(shí)時(shí)鐘也就沒法做FPGA設(shè)計(jì)。
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)計(jì)數(shù)器RTL 322 0
多片F(xiàn)PGA之間的互連,經(jīng)常提到多路復(fù)用的概念,也經(jīng)常提到TDM的概念
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)RTL多路復(fù)用器 310 0
傳統(tǒng)用于數(shù)字設(shè)計(jì)的CPU是否已經(jīng)達(dá)到了容量極限?
在數(shù)字設(shè)計(jì)的Implementation過(guò)程中,從RTL到GDSII的每一步都是高度計(jì)算密集型的。
2024-04-17 標(biāo)簽:芯片設(shè)計(jì)人工智能RTL 306 0
如何將布局受限的從屬entity應(yīng)用到另一個(gè)項(xiàng)目
為了方便大家理解,以下將準(zhǔn)備兩個(gè)項(xiàng)目,分別為 [項(xiàng)目A] 和 [項(xiàng)目B]。我們需要在 [項(xiàng)目B] 中實(shí)現(xiàn) [項(xiàng)目A] 中使用的低級(jí)別 entity。在這...
副標(biāo)題 —— 驗(yàn)證環(huán)境中bus.mon.sig與@bus.mon同時(shí)使用的反面案例哈哈哈。這個(gè)bug是在是過(guò)于經(jīng)典了所以每過(guò)一段時(shí)間我就會(huì)拿出來(lái)跟人聊聊...
造成調(diào)試?yán)щy的因素有很多,其中包括取值未知(“X”)的情況。X是VHDL、Verilog、SystemVerilog等邏輯標(biāo)準(zhǔn)所定義的眾多邏輯值之一,可...
多片F(xiàn)PGA原型平臺(tái)中的啟動(dòng)同步研究
假如給定FPGA內(nèi)的時(shí)鐘沒有正確運(yùn)行,那么我們多片F(xiàn)PGA系統(tǒng)的整體將不能同時(shí)啟動(dòng),這將有可能是致命的。
在高速設(shè)計(jì)中跨多個(gè)FPGA分配復(fù)位信號(hào)
SoC設(shè)計(jì)中通常會(huì)有“全局”同步復(fù)位,這將影響到整個(gè)設(shè)計(jì)中的大多數(shù)的時(shí)序設(shè)計(jì)模塊,并在同一時(shí)鐘沿同步釋放復(fù)位。
2023-05-18 標(biāo)簽:fpgaSoC設(shè)計(jì)PAD 198 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |