rtl

軟件仿真、硬件仿真、原型驗證是如何工作的？

在整個芯片開發(fā)中，芯片設(shè)計的驗證階段就像一場前線戰(zhàn)斗，可以說是整道防線上成敗的關(guān)鍵。在芯片進(jìn)入生產(chǎn)之前，需要保證其設(shè)計完全符合需求規(guī)格，解決所有潛在的風(fēng)...

2023-06-14 標(biāo)簽：寄存器VHDL語言RTL 558 0

仿真測試2：全加器（模塊調(diào)用）

做任何模塊前，要確定輸入輸出端口有哪些，有一個整體的概念；方便以后模塊調(diào)用；

2023-10-10 標(biāo)簽：仿真器RTL全加器 557 0

如何在AMD Vivado? Design Tool中用工程模式使用DFX流程？

本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程中要把具體...

2024-04-17 標(biāo)簽：TCLRTLVivado 550 0

force之后，采樣時怎么沒生效呢？

經(jīng)過遠(yuǎn)程的事故回放，可以說情況是非常明確的，這個代碼的互連結(jié)構(gòu)就是這么個典型結(jié)構(gòu)

2023-12-04 標(biāo)簽：模擬電路SSTRTL 513 0

如何將SystemVerilog斷言屬性和覆蓋屬性置于在設(shè)計上？

功能覆蓋、激勵生成和運行管理是當(dāng)今功能驗證的三大相互關(guān)聯(lián)的任務(wù)。其中，功能覆蓋率可以說是最重要的，主要是因為覆蓋率收斂是tape的主要標(biāo)準(zhǔn)。

2024-05-28 標(biāo)簽：寄存器數(shù)據(jù)傳輸計數(shù)器 503 0

Questasim與Visualizer的livesim仿真如何啟動呢？

Live-Simulation (live-sim)模式允許Visualizer調(diào)試環(huán)境與Questasim進(jìn)行交互操作，此模式將Visualizer ...

2023-10-10 標(biāo)簽：仿真器RTLGUI 497 0

看一下多片F(xiàn)PGA原型驗證系統(tǒng)的時鐘同步

SoC設(shè)計是一個整體的芯片設(shè)計，最終整個設(shè)計將在統(tǒng)一到一塊硅片上完成整個芯片

2023-05-16 標(biāo)簽：fpga緩沖器SoC設(shè)計 485 0

如何利用萊迪思宏設(shè)計流程縮短FPGA設(shè)計周期

隨著FPGA密度和復(fù)雜性的提高，設(shè)計團隊會將之前由其他類型的半導(dǎo)體（如ASIC和MCU）處理的設(shè)計遷移到這些更復(fù)雜的FPGA上。

2023-07-06 標(biāo)簽：濾波器FPGA設(shè)計寄存器 481 0

在Windows 10上創(chuàng)建并運行AMD Vitis?視覺庫示例

本篇文章將演示創(chuàng)建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使...

2024-05-08 標(biāo)簽：RTLGUIOpenCV 473 0

如何在Advanced IO Wizard(XPHY)中使用XPIO_VREF

SelectIO架構(gòu)手冊 AM010 描述了如何使用 XPIO_VREF原語來調(diào)整 Internal Vref

2023-07-11 標(biāo)簽：接口RTLVersal 467 0

FPGA原型系統(tǒng)裝配文件：Assign Traces介紹

多片F(xiàn)PGA原型驗證系統(tǒng)的拓?fù)溥B接方式各不相同，理想的多片F(xiàn)PGA原型驗證系統(tǒng)應(yīng)該可以靈活配置，可以使用其相應(yīng)的EDA工具

2023-05-08 標(biāo)簽：FPGA設(shè)計連接器EDA工具 457 0

Arm使用PowerPro的輸入限定方法

隨著 SoC 設(shè)計的復(fù)雜性與日俱增，SoC 的系統(tǒng)級功耗估算的重要性顯著提高。系統(tǒng)級 RTL 功耗分析有助于在設(shè)計階段的早期確定最壞情況下的系統(tǒng)功耗方案...

2023-10-28 標(biāo)簽：armsocSoC設(shè)計 451 0

多片F(xiàn)PGA原型的兩種分割方式介紹

綜合工具的任務(wù)是將SoC設(shè)計映射到可用的FPGA資源中。自動化程度越高，構(gòu)建基于FPGA的原型的過程就越容易、越快。

2023-06-13 標(biāo)簽：fpgaRAMSoC設(shè)計 447 0

Bittware提供開放式FPGA堆棧和支持英特爾?oneAPI的加速卡

通過使用開放式 FPGA 堆棧 (OFS) ，BittWare 在其 FPGA 解決方案上提供對 oneAPI 的支持。

2024-03-29 標(biāo)簽：FPGA英特爾加速器 439 0

ICer這5種bug你是不是經(jīng)常遇到？

錯誤的地方：在時鐘上升沿處處理復(fù)位信號，但未同步復(fù)位信號到時鐘域，可能導(dǎo)致復(fù)位信號的抖動或同步問題。

2023-07-21 標(biāo)簽：寄存器計數(shù)器RTL 437 0

一種簡單的、真實的基于循環(huán)序列的FIFO緩存設(shè)計

FIFO緩存是介于兩個子系統(tǒng)之間的彈性存儲器，其概念圖如圖1所示。它有兩個控制信號，wr和rd，用于讀操作和寫操作

2023-09-11 標(biāo)簽：控制器寄存器RTL 433 0

中端設(shè)計在IC開發(fā)中的價值和思考

IC設(shè)計中通?；谠O(shè)計時間線/業(yè)務(wù)線分為前端設(shè)計和后端實現(xiàn)，這個也是大家通常所能理解和接受的。

2023-06-06 標(biāo)簽：IC設(shè)計RTLDFT 420 0

淺析Stream里的隱式轉(zhuǎn)換

Stream、Flow是在電路描述里經(jīng)常用到的對象。

2023-05-15 標(biāo)簽：RTLHDL語言 409 0

當(dāng)RTL代碼的接口中存在數(shù)組形式的接口時如何處理？

當(dāng)在SpinalHDL中調(diào)用別人的RTL代碼時，需要采用BlackBox進(jìn)行封裝。對于大多數(shù)場景，想必小伙伴們都已輕車熟路。

2023-07-12 標(biāo)簽：轉(zhuǎn)換器RTLVerilog語言 408 0