0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于建立時(shí)間和保持時(shí)間的測量方法

要長高 ? 來源:eetop ? 作者:eetop ? 2023-12-05 11:19 ? 次閱讀

最近接觸到TSMC的后端流程,其中關(guān)于基本單元的文件中提到了關(guān)于建立時(shí)間和保持時(shí)間的測量方法,現(xiàn)記錄一下自己的理解,目前我還是學(xué)生知識儲備有限,如果有不對還請同行們指正。

文件提到兩種setup/hold測量方式:10% push-up和pass/fail,按照TSMC說法,前者會更樂觀一些,因此如果是采用前者(10% push-up)的測量方式得到建立時(shí)間和保持時(shí)間,需要十份小心時(shí)序裕量是否足夠,最好人為添加margin

以下為自己的理解:

10% push-up方式

1668256508577497.png

在上圖的reg-reg時(shí)序路徑,關(guān)于紅色信號: tsetup是為人為控制的值,通過調(diào)節(jié)該值測量建立保持時(shí)間;tpd(FF)為clock到Q的延時(shí),該值會隨著D端信號的穩(wěn)定時(shí)間的減小而增加; tpd(comb)是組合邏輯延時(shí),為固定值。三個(gè)時(shí)間相加就是該路徑能運(yùn)行的最快頻率。

tcycle = tpd(FF) + tpd(comb) + tsetup

1668256867861567.png

上圖中,x軸為人為控制的tsetup,y軸為clock到Q的延時(shí)tpd(FF),當(dāng)人為給定的tsetup很大時(shí),tpd(FF)時(shí)間近似等于STA的時(shí)間,隨著tsetup時(shí)間越來越小,D端的數(shù)據(jù)穩(wěn)定時(shí)間會“越來越短”,因此tpd(FF)的時(shí)間會增加(個(gè)人理解是因?yàn)閬喎€(wěn)態(tài)導(dǎo)致D端的數(shù)據(jù)不能穩(wěn)定到固定的值),當(dāng)tpd(FF)增加到原來的110%時(shí),這時(shí)給的tsetup就會被認(rèn)為是建立時(shí)間set up time。

pass/fail方式

1668257188617569.png

而pass/fail是通過調(diào)整認(rèn)為給定的setup/hold,去看輸出Q端的電壓波動,當(dāng)電壓波動超過10%的臨界點(diǎn),就被認(rèn)為是建立時(shí)間/保持時(shí)間。

審核編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • TSMC
    +關(guān)注

    關(guān)注

    3

    文章

    177

    瀏覽量

    84431
  • 組合邏輯
    +關(guān)注

    關(guān)注

    0

    文章

    46

    瀏覽量

    10026
  • 電壓波動
    +關(guān)注

    關(guān)注

    0

    文章

    50

    瀏覽量

    8003
收藏 人收藏

    評論

    相關(guān)推薦

    靜態(tài)時(shí)序之建立時(shí)間保持時(shí)間分析

    靜態(tài)時(shí)序分析包括建立時(shí)間分析和保持時(shí)間分析。建立時(shí)間設(shè)置不正確可以通過降低芯片工作頻率解決,保持時(shí)間
    的頭像 發(fā)表于 08-22 10:38 ?4137次閱讀

    芯片設(shè)計(jì)進(jìn)階之路—從CMOS到建立時(shí)間保持時(shí)間

    建立時(shí)間(setup time)和保持時(shí)間(hold time)是時(shí)序分析中最重要的概念之一,深入理解建立時(shí)間保持
    發(fā)表于 06-21 10:44 ?1674次閱讀
    芯片設(shè)計(jì)進(jìn)階之路—從CMOS到<b class='flag-5'>建立時(shí)間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>

    使用采樣保持技術(shù)實(shí)現(xiàn)運(yùn)算放大器建立時(shí)間測定

    測定的成本和難度。傳統(tǒng)的高速示波器僅有一個(gè)10比特模數(shù)轉(zhuǎn)換器,限制了測量分辨率(最大0.1%)。 本文將介紹一種新方法,其經(jīng)過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時(shí)間
    發(fā)表于 07-30 17:36

    建立時(shí)間保持時(shí)間討論

    本帖最后由 虎子哥 于 2015-3-12 21:24 編輯 建立時(shí)間(Setup Time):是指在觸發(fā)器的時(shí)鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時(shí)間,如果建立時(shí)間不夠,數(shù)據(jù)將不能在這個(gè)時(shí)鐘
    發(fā)表于 03-10 23:19

    什么叫建立時(shí)間,保持時(shí)間,和恢復(fù)時(shí)間

    什么叫建立時(shí)間,保持時(shí)間,和恢復(fù)時(shí)間
    發(fā)表于 04-08 16:52

    保持時(shí)間建立時(shí)間

    如圖,建立時(shí)間保持時(shí)間都是針對的時(shí)鐘沿,如圖所示,時(shí)鐘沿有一個(gè)上升的過程,圖中虛線與clk上升沿的交點(diǎn)是什么?幅值的50%?還是低電平(低于2.5V)往高電平(高于2.5V)跳轉(zhuǎn)的那個(gè)點(diǎn)?
    發(fā)表于 11-29 00:20

    為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間

    什么是同步邏輯和異步邏輯?同步電路和異步電路的區(qū)別在哪?為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間?什么是亞穩(wěn)態(tài)?為什么兩級觸發(fā)器可以防止亞穩(wěn)態(tài)傳播?
    發(fā)表于 08-09 06:14

    關(guān)于數(shù)字IC的建立時(shí)間以及保持時(shí)間你想知道的都在這

    關(guān)于數(shù)字IC的建立時(shí)間以及保持時(shí)間你想知道的都在這
    發(fā)表于 09-18 07:24

    為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間

    什么是同步邏輯和異步邏輯?同步電路和異步電路的區(qū)別在哪?為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間
    發(fā)表于 09-28 08:51

    使用采樣保持技術(shù)實(shí)現(xiàn)運(yùn)算放大器建立時(shí)間測定

    本文將介紹一種新方法,其經(jīng)過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時(shí)間測量方法。這種方法把準(zhǔn)確性和精確度
    發(fā)表于 07-27 10:25 ?1265次閱讀
    使用采樣<b class='flag-5'>保持</b>技術(shù)實(shí)現(xiàn)運(yùn)算放大器<b class='flag-5'>建立時(shí)間</b>測定

    AN10-運(yùn)算放大器建立時(shí)間測量方法

    AN10-運(yùn)算放大器建立時(shí)間測量方法
    發(fā)表于 04-27 15:21 ?2次下載
    AN10-運(yùn)算放大器<b class='flag-5'>建立時(shí)間</b>的<b class='flag-5'>測量方法</b>

    數(shù)字IC設(shè)計(jì)中的建立時(shí)間保持時(shí)間

    ??本文主要介紹了建立時(shí)間保持時(shí)間。
    的頭像 發(fā)表于 06-21 14:38 ?2413次閱讀
    數(shù)字IC設(shè)計(jì)中的<b class='flag-5'>建立時(shí)間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>

    到底什么是建立時(shí)間/保持時(shí)間

    在時(shí)序電路設(shè)計(jì)中,建立時(shí)間/保持時(shí)間可以說是出現(xiàn)頻率最高的幾個(gè)詞之一了,人們對其定義已經(jīng)耳熟能詳,對涉及其的計(jì)算(比如檢查時(shí)序是否正確,計(jì)算最大頻率等)網(wǎng)上也有很多。
    的頭像 發(fā)表于 06-27 15:43 ?1.4w次閱讀
    到底什么是<b class='flag-5'>建立時(shí)間</b>/<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>?

    SOC設(shè)計(jì)中的建立時(shí)間保持時(shí)間

    建立時(shí)間保持時(shí)間是SOC設(shè)計(jì)中的兩個(gè)重要概念。它們都與時(shí)序分析有關(guān),是確保芯片正常工作的關(guān)鍵因素。
    的頭像 發(fā)表于 08-23 09:44 ?896次閱讀

    PCB傳輸線建立時(shí)間、保持時(shí)間建立時(shí)間裕量和保持時(shí)間裕量

     信號經(jīng)過傳輸線到達(dá)接收端之后,就牽涉到建立時(shí)間保持時(shí)間這兩個(gè)時(shí)序參數(shù),它們表征了時(shí)鐘邊沿觸發(fā)前后數(shù)據(jù)需要在鎖存器的輸入持續(xù)時(shí)間,是接收器本身的特性。簡而言之,時(shí)鐘邊沿觸發(fā)前,要求數(shù)
    發(fā)表于 09-04 15:16 ?790次閱讀
    PCB傳輸線<b class='flag-5'>建立時(shí)間</b>、<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>、<b class='flag-5'>建立時(shí)間</b>裕量和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>裕量