第二十一講 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)

第二十一講 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)

6.7.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因
一、競(jìng)爭(zhēng)、冒險(xiǎn)
1．理想情況
2．實(shí)際情況
3．競(jìng)爭(zhēng)：
4．冒險(xiǎn)：
用DLCCAI或EWB演示競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
二、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因：

課堂討論：1 什么情況時(shí)要考慮競(jìng)爭(zhēng)冒險(xiǎn)問題？
2 譯碼顯示時(shí)是否要考慮競(jìng)爭(zhēng)冒險(xiǎn)問題？
6.7.2 冒險(xiǎn)現(xiàn)象的判別

［例6.7.1］
［例6.7.2］
6.7.3 消除冒險(xiǎn)現(xiàn)象的方法
1．加封鎖脈沖。
2．加選通脈沖。
3．接入濾波電容。
4．修改邏輯設(shè)計(jì)。
本章小結(jié)
1組合邏輯電路的分析方法？
2 常用組合邏輯電路的邏輯功能？
3 常用MSI組合邏輯電路及其實(shí)現(xiàn)組合邏輯函數(shù)的方法？
錄像：競(jìng)爭(zhēng)冒險(xiǎn)（15分鐘）
6-7 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
6.7.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因

一、競(jìng)爭(zhēng)、冒險(xiǎn)
1．理想情況
輸入與輸出為穩(wěn)定狀態(tài)
或沒有考慮信號(hào)通過導(dǎo)線和邏輯門的傳輸延遲時(shí)間。
2．實(shí)際情況
信號(hào)通過導(dǎo)線和門電路時(shí)，都存在時(shí)間延遲tpd
信號(hào)發(fā)生變化時(shí)也有一定的上升時(shí)間fr 或下降時(shí)間tf 。
3．競(jìng)爭(zhēng)：同一個(gè)門的一組輸入信號(hào)，由于它們?cè)诖饲巴ㄟ^不同數(shù)目的門，經(jīng)過不同長(zhǎng)度導(dǎo)線的傳輸，到達(dá)門輸入端的時(shí)間會(huì)有先有后的現(xiàn)象。
4．冒險(xiǎn)：邏輯門因輸入端的競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生不應(yīng)有的尖峰干擾脈沖（又稱過渡干擾脈沖）的現(xiàn)象。

用DLCCAI或EWB演示競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
二、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因：
在組合邏輯電路中，當(dāng)一個(gè)門電路（如G2）輸入兩個(gè)同時(shí)向相反方向變化的互補(bǔ)信號(hào)時(shí)，則在輸出端可能會(huì)產(chǎn)生不應(yīng)有的尖峰干擾脈沖。

課堂討論：1 什么情況時(shí)要考慮競(jìng)爭(zhēng)冒險(xiǎn)問題？輸出給高速反應(yīng)的負(fù)載電路時(shí)。
2 譯碼顯示時(shí)是否要考慮競(jìng)爭(zhēng)冒險(xiǎn)問題？不需要，因?yàn)楹苷腻e(cuò)誤輸出不會(huì)被人眼感知。

6.7.2 冒險(xiǎn)現(xiàn)象的判別

在組合邏輯電路中，是否存在冒險(xiǎn)現(xiàn)象，可通過邏輯函數(shù)來判別。如根據(jù)組合邏輯電路寫出的輸出邏輯函數(shù)在一定條件下可簡(jiǎn)化成下列兩種形式時(shí)，則該組合邏輯電路可能存在冒險(xiǎn)現(xiàn)象，即

說明：由于冒險(xiǎn)出現(xiàn)的可能性很多，而且組合電路的冒險(xiǎn)現(xiàn)象只是可能產(chǎn)生，而不是一定產(chǎn)生，更何況非臨界冒險(xiǎn)是允許存在的。因此，實(shí)用的判別冒險(xiǎn)的方法是測(cè)試?？梢哉J(rèn)為只有實(shí)驗(yàn)的結(jié)果才是最終的結(jié)論。
6.7.3 消除冒險(xiǎn)現(xiàn)象的方法

1．加封鎖脈沖。在輸入信號(hào)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的時(shí)間內(nèi)，引入一個(gè)脈沖將可能產(chǎn)生尖峰干擾脈沖的門封鎖住。封鎖脈沖應(yīng)在輸入信號(hào)轉(zhuǎn)換前到來，轉(zhuǎn)換結(jié)束后消失。
2．加選通脈沖。對(duì)輸出可能產(chǎn)生尖峰干擾脈沖的門電路增加一個(gè)接選通信號(hào)的輸入端，只有在輸入信號(hào)轉(zhuǎn)換完成并穩(wěn)定后，才引入選通脈沖將它打開，此時(shí)才允許有輸出。在轉(zhuǎn)換過程中，由于沒有加選通脈沖，因此，輸出不會(huì)出現(xiàn)尖峰干擾脈沖。
3．接入濾波電容。由于尖峰干擾脈沖的寬度一般都很窄，在可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入一個(gè)容量為幾十皮法的電容就可吸收掉尖峰干擾脈沖。
4．修改邏輯設(shè)計(jì)。
本章小結(jié)
1組合邏輯電路的分析方法？
2 常用組合邏輯電路的邏輯功能？
3 常用MSI組合邏輯電路及其實(shí)現(xiàn)組合邏輯函數(shù)的方法？