電子發(fā)燒友App

硬聲App

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      電子發(fā)燒友網(wǎng)>電子技術(shù)應(yīng)用>電子常識(shí)> - 添加時(shí)序約束的技巧分析

      - 添加時(shí)序約束的技巧分析

      上一頁123全文
      收藏

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報(bào)投訴

      評論

      查看更多

      相關(guān)推薦

      請教時(shí)序約束的方法

      我是一個(gè)FPGA初學(xué)者，關(guān)于時(shí)序約束一直不是很明白，時(shí)序約束有什么用呢？我只會(huì)全局時(shí)鐘的時(shí)序約束，如何進(jìn)行其他時(shí)序約束呢？時(shí)序約束分為哪幾類呢？不同時(shí)序約束的目的？
      2012-07-04 09:45:37

      FPGA I/O口時(shí)序約束講解

      前面講解了時(shí)序約束的理論知識(shí)FPGA時(shí)序約束理論篇，本章講解時(shí)序約束實(shí)際使用。
      2023-08-14 18:22:14363

      FPGA時(shí)序約束之時(shí)序路徑和時(shí)序模型

      時(shí)序路徑作為時(shí)序約束和時(shí)序分析的物理連接關(guān)系，可分為片間路徑和片內(nèi)路徑。
      2023-08-14 17:50:02211

      FPGA時(shí)序約束之建立時(shí)間和保持時(shí)間

      FPGA中時(shí)序約束是設(shè)計(jì)的關(guān)鍵點(diǎn)之一，準(zhǔn)確的時(shí)鐘約束有利于代碼功能的完整呈現(xiàn)。進(jìn)行時(shí)序約束，讓軟件布局布線后的電路能夠滿足使用的要求。
      2023-08-14 17:49:55266

      什么是時(shí)序分析？教你掌握FPGA時(shí)序約束

      時(shí)序分析本質(zhì)上就是一種時(shí)序檢查，目的是檢查設(shè)計(jì)中所有的D觸發(fā)器是否能夠正常工作，也就是檢查D觸發(fā)器的同步端口（數(shù)據(jù)輸入端口）的變化是否滿足建立時(shí)間要求（Setup）和保持時(shí)間要求（Hold）；檢查D
      2023-07-14 10:48:19550

      時(shí)序約束連載03~約束步驟總結(jié)

      本小節(jié)對時(shí)序約束做最終的總結(jié)
      2023-07-11 17:18:57168

      時(shí)序約束連載02~時(shí)序例外

      本文繼續(xù)講解時(shí)序約束的第四大步驟——時(shí)序例外
      2023-07-11 17:17:37169

      時(shí)序約束出現(xiàn)時(shí)序違例(Slack為負(fù)數(shù))，如何處理？

      時(shí)序約束出現(xiàn)時(shí)序違例(Slack為負(fù)數(shù))，如何處理？
      2023-07-10 15:47:061708

      淺談時(shí)序設(shè)計(jì)和時(shí)序約束

      ??本文主要介紹了時(shí)序設(shè)計(jì)和時(shí)序約束。
      2023-07-04 14:43:52372

      Vivado綜合階段什么約束生效？

      Vivado綜合默認(rèn)是timing driven模式，除了IO管腳等物理約束，建議添加必要的時(shí)序約束，有利于綜合邏輯的優(yōu)化，同時(shí)綜合后的design里面可以評估時(shí)序。
      2023-07-03 09:03:19269

      時(shí)序約束怎么用？時(shí)序約束到底是要干嘛？

      很多小伙伴開始學(xué)習(xí)時(shí)序約束的時(shí)候第一個(gè)疑惑就是標(biāo)題，有的人可能會(huì)疑惑很久。不明白時(shí)序約束是什么作用，更不明白怎么用。
      2023-06-28 15:10:33460

      如何在Vivado中添加時(shí)序約束呢？

      今天介紹一下，如何在Vivado中添加時(shí)序約束，Vivado添加約束的方法有3種：xdc文件、時(shí)序約束向?qū)В–onstraints Wizard）、時(shí)序約束編輯器（Edit Timing Constraints ）
      2023-06-26 15:21:11946

      FPGA時(shí)序約束的原理是什么？

      FPGA開發(fā)過程中，離不開時(shí)序約束，那么時(shí)序約束是什么？簡單點(diǎn)說，F(xiàn)PGA芯片中的邏輯電路，從輸入到輸出所需要的時(shí)間，這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成，更詳細(xì)一點(diǎn)，即需要滿足建立和保持時(shí)間。
      2023-06-26 14:42:10202

      如何在Vivado中添加時(shí)序約束

      前面幾篇文章已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束基礎(chǔ)知識(shí)以及常用的時(shí)序約束命令，相信大家已經(jīng)基本掌握了時(shí)序約束的方法。
      2023-06-23 17:44:00761

      FPGA時(shí)序約束之偽路徑和多周期路徑

      前面幾篇FPGA時(shí)序約束進(jìn)階篇，介紹了常用主時(shí)鐘約束、衍生時(shí)鐘約束、時(shí)鐘分組約束的設(shè)置，接下來介紹一下常用的另外兩個(gè)時(shí)序約束語法“偽路徑”和“多周期路徑”。
      2023-06-12 17:33:53384

      FPGA時(shí)序約束之衍生時(shí)鐘約束和時(shí)鐘分組約束

      在FPGA設(shè)計(jì)中，時(shí)序約束對于電路性能和可靠性非常重要。在上一篇的文章中，已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
      2023-06-12 17:29:21627

      FPGA主時(shí)鐘約束詳解 Vivado添加時(shí)序約束方法

      在FPGA設(shè)計(jì)中，時(shí)序約束的設(shè)置對于電路性能和可靠性都至關(guān)重要。在上一篇的文章中，已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的基礎(chǔ)知識(shí)。
      2023-06-06 18:27:133524

      FPGA時(shí)序約束的基礎(chǔ)知識(shí)

      FPGA開發(fā)過程中，離不開時(shí)序約束，那么時(shí)序約束是什么？簡單點(diǎn)說，F(xiàn)PGA芯片中的邏輯電路，從輸入到輸出所需要的時(shí)間，這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成，更詳細(xì)一點(diǎn)，即需要滿足建立和保持時(shí)間。
      2023-06-06 17:53:07561

      約束、時(shí)序分析的概念

      很多人詢問關(guān)于約束、時(shí)序分析的問題，比如：如何設(shè)置setup，hold時(shí)間?如何使用全局時(shí)鐘和第二全局時(shí)鐘(長線資源)?如何進(jìn)行分組約束?如何約束某部分組合邏輯?如何通過約束保證異步時(shí)鐘域之間
      2023-05-29 10:06:56207

      Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析

      FPGA/CPLD的綜合、實(shí)現(xiàn)過程中指導(dǎo)邏輯的映射和布局布線。下面主要總結(jié)一下Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析。
      2023-04-27 10:08:22478

      時(shí)序約束的相關(guān)知識(shí)(一)

      本章節(jié)主要介紹一些簡單的時(shí)序約束的概念。
      2023-03-31 16:37:57563

      縮短Vivado編譯時(shí)間之審視時(shí)序約束描述

      在描述時(shí)序約束時(shí)，一個(gè)重要的原則是確保約束簡潔高效。簡潔高效意味著約束只針對指定的對象，即約束對應(yīng)的對象的個(gè)數(shù)
      2023-02-23 09:03:38605

      常用時(shí)序約束介紹之基于ISE的UCF文件語法

      時(shí)序約束是我們對FPGA設(shè)計(jì)的要求和期望，例如，我們希望FPGA設(shè)計(jì)可以工作在多快的時(shí)鐘頻率下等等。因此，在時(shí)序分析工具開始對我們的FPGA設(shè)計(jì)進(jìn)行時(shí)序分析前，我們必須為其提供相關(guān)的時(shí)序約束信息。在
      2022-12-28 15:18:381490

      FPGA的IO口時(shí)序約束分析

      　　在高速系統(tǒng)中FPGA時(shí)序約束不止包括內(nèi)部時(shí)鐘約束，還應(yīng)包括完整的IO時(shí)序約束和時(shí)序例外約束才能實(shí)現(xiàn)PCB板級的時(shí)序收斂。因此，F(xiàn)PGA時(shí)序約束中IO口時(shí)序約束也是一個(gè)重點(diǎn)。只有約束正確才能在高速情況下保證FPGA和外部器件通信正確。
      2022-09-27 09:56:091189

      Gowin設(shè)計(jì)時(shí)序約束用戶指南

      電子發(fā)燒友網(wǎng)站提供《Gowin設(shè)計(jì)時(shí)序約束用戶指南.pdf》資料免費(fèi)下載
      2022-09-15 16:04:172

      創(chuàng)建輸入輸出接口時(shí)序約束的竅門

      時(shí)序約束中的 set_input_delay/set_output_delay 約束一直是一個(gè)難點(diǎn)，無論是概念、約束值的計(jì)算，還是最終的路徑分析，每一次都要費(fèi)一番腦子。Vivado為方便用戶創(chuàng)建
      2022-08-02 09:54:201358

      FPGA的時(shí)序input delay約束

      本文章探討一下FPGA的時(shí)序input delay約束，本文章內(nèi)容，來源于明德?lián)P時(shí)序約束專題課視頻。
      2022-07-25 15:37:072071

      時(shí)序約束系列之D觸發(fā)器原理和FPGA時(shí)序結(jié)構(gòu)

      明德?lián)P有完整的時(shí)序約束課程與理論，接下來我們會(huì)一章一章以圖文結(jié)合的形式與大家分享時(shí)序約束的知識(shí)。要掌握FPGA時(shí)序約束，了解D觸發(fā)器以及FPGA運(yùn)行原理是必備的前提。今天第一章，我們就從D觸發(fā)器開始講起。
      2022-07-11 11:33:102327

      詳解FPGA的時(shí)序input delay約束

      本文章探討一下FPGA的時(shí)序input delay約束，本文章內(nèi)容，來源于配置的明德?lián)P時(shí)序約束專題課視頻。
      2022-05-11 10:07:562846

      FPGA設(shè)計(jì)之時(shí)序約束

      上一篇《FPGA時(shí)序約束分享01_約束四大步驟》一文中，介紹了時(shí)序約束的四大步驟。
      2022-03-18 10:29:281187

      FPGA設(shè)計(jì)之時(shí)序約束四大步驟

      本文章探討一下FPGA的時(shí)序約束步驟，本文章內(nèi)容，來源于配置的明德?lián)P時(shí)序約束專題課視頻。
      2022-03-16 09:17:193117

      VIVADO時(shí)序約束及STA基礎(chǔ)

      時(shí)序約束的目的就是告訴工具當(dāng)前的時(shí)序狀態(tài)，以讓工具盡量優(yōu)化時(shí)序并給出詳細(xì)的分析報(bào)告。一般在行為仿真后、綜合前即創(chuàng)建基本的時(shí)序約束。Vivado使用SDC基礎(chǔ)上的XDC腳本以文本形式約束。以下討論如何進(jìn)行最基本時(shí)序約束相關(guān)腳本。
      2022-03-11 14:39:108186

      FPGA的約束、時(shí)序分析的概念詳解

      A 時(shí)序約束的概念和基本策略 時(shí)序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過附加
      2021-10-11 10:23:094568

      FPGA時(shí)序約束的概念和基本策略

      A 時(shí)序約束的概念和基本策略 時(shí)序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過附加
      2021-09-30 15:17:464032

      基本的時(shí)序約束和STA操作流程

      一、前言 無論是FPGA應(yīng)用開發(fā)還是數(shù)字IC設(shè)計(jì)，時(shí)序約束和靜態(tài)時(shí)序分析（STA）都是十分重要的設(shè)計(jì)環(huán)節(jié)。在FPGA設(shè)計(jì)中，可以在綜合后和實(shí)現(xiàn)后進(jìn)行STA來查看設(shè)計(jì)是否能滿足時(shí)序上的要求。
      2021-08-10 09:33:104425

      一文讀懂時(shí)序分析與約束

      時(shí)序沖突的概率變大以及電路的穩(wěn)定性降低，為此必須進(jìn)行時(shí)序、面積和負(fù)載等多方面的約束。
      2021-06-15 11:24:052649

      Xilinx的時(shí)序設(shè)計(jì)與約束資料詳細(xì)說明

      本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx的時(shí)序設(shè)計(jì)與約束資料詳細(xì)說明。
      2021-01-14 16:26:5129

      FPGA時(shí)序約束的理論基礎(chǔ)知識(shí)說明

      在FPGA 設(shè)計(jì)中，很少進(jìn)行細(xì)致全面的時(shí)序約束和分析，F(xiàn)max是最常見也往往是一個(gè)設(shè)計(jì)唯一的約束。這一方面是由FPGA的特殊結(jié)構(gòu)決定的，另一方面也是由于缺乏好用的工具造成的。好的時(shí)序約束可以指導(dǎo)布局布線工具進(jìn)行權(quán)衡，獲得最優(yōu)的器件性能，使設(shè)計(jì)代碼最大可能的反映設(shè)計(jì)者的設(shè)計(jì)意圖。
      2021-01-12 17:31:008

      FPGA時(shí)序約束的6種方法詳細(xì)講解

      對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會(huì)更可控。
      2021-01-11 17:44:448

      時(shí)序分析和時(shí)序約束的基本概念詳細(xì)說明

      時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題，也是FPGA開發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來，先介紹時(shí)序分析中的一些基本概念。
      2021-01-08 16:57:5527

      詳細(xì)解析vivado約束時(shí)序路徑分析問題

      時(shí)序不滿足約束，會(huì)導(dǎo)致以下問題： 編譯時(shí)間長的令人絕望 運(yùn)行結(jié)果靠運(yùn)氣時(shí)對時(shí)錯(cuò) 導(dǎo)致時(shí)序問題的成因及其發(fā)生的概率如下表： 由上表可見，造成時(shí)序問題的主要原因除了約束不完整，就是路徑問題，本文就時(shí)序
      2020-11-29 10:34:006819

      正點(diǎn)原子FPGA靜態(tài)時(shí)序分析與時(shí)序約束教程

      靜態(tài)時(shí)序分析是檢查芯片時(shí)序特性的一種方法，可以用來檢查信號在芯片中的傳播是否符合時(shí)序約束的要求。相比于動(dòng)態(tài)時(shí)序分析，靜態(tài)時(shí)序分析不需要測試矢量，而是直接對芯片的時(shí)序進(jìn)行約束，然后通過時(shí)序分析工具給出
      2020-11-11 08:00:0039

      Vivado進(jìn)行時(shí)序約束的兩種方式

      上面我們講的都是xdc文件的方式進(jìn)行時(shí)序約束，Vivado中還提供了兩種圖形界面的方式，幫我們進(jìn)行時(shí)序約束：時(shí)序約束編輯器（Edit Timing Constraints ）和時(shí)序約束向?qū)В–onstraints Wizard）。兩者都可以在綜合或?qū)崿F(xiàn)后的Design中打開。
      2020-03-08 17:17:0018721

      FPGA時(shí)序約束的建立和保持時(shí)間方法

      首先來看什么是時(shí)序約束，泛泛來說，就是我們告訴軟件（Vivado、ISE等）從哪個(gè)pin輸入信號，輸入信號要延遲多長時(shí)間，時(shí)鐘周期是多少，讓軟件PAR（Place and Route）后的電路能夠
      2020-01-28 17:34:002888

      時(shí)序約束的步驟分析

      FPGA中的時(shí)序問題是一個(gè)比較重要的問題，時(shí)序違例，尤其喜歡在資源利用率較高、時(shí)鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在。
      2019-12-23 07:01:001722

      靜態(tài)時(shí)序分析：如何編寫有效地時(shí)序約束（一）

      靜態(tài)時(shí)序分析是一種驗(yàn)證方法，其基本前提是同步邏輯設(shè)計(jì)（異步邏輯設(shè)計(jì)需要制定時(shí)鐘相對關(guān)系和最大路徑延時(shí)等，這個(gè)后面會(huì)說）。靜態(tài)時(shí)序分析僅關(guān)注時(shí)序間的相對關(guān)系，而不是評估邏輯功能（這是仿真和邏輯分析干
      2019-11-22 07:07:002993

      FPGA開發(fā)中如何對整個(gè)設(shè)計(jì)添加時(shí)序約束

      在輸入信號到輸出信號中，因?yàn)榻?jīng)過的傳輸路徑、寄存器、門電路等器件的時(shí)間，這個(gè)時(shí)間就是時(shí)序。開發(fā)工具不知道我們路徑上的要求，我們通過時(shí)序約束來告訴開發(fā)工具，根據(jù)要求，重新規(guī)劃，從而實(shí)現(xiàn)我們的時(shí)序要求，達(dá)到時(shí)序的收斂。
      2019-07-31 14:50:416037

      如何使用時(shí)序約束向?qū)?/a>

      時(shí)序約束爆炸的原因研究分析

      這個(gè)Xilinx Quick Take Video我們將討論Constraint Explosion。 在本次會(huì)議中，我們將研究導(dǎo)致時(shí)序約束爆炸的原因，然后是如何調(diào)試和修復(fù)異常約束問題。
      2018-11-20 06:23:001838

      【時(shí)序約束資料包】培訓(xùn)課程Timing VIVADO

      好的時(shí)序是設(shè)計(jì)出來的，不是約束出來的 時(shí)序就是一種關(guān)系，這種關(guān)系的基本概念有哪些？ 這種關(guān)系需要約束嗎？ 各自的詳細(xì)情況有哪些？ 約束的方法有哪些？ 這些約束可分為幾大類？ 這種關(guān)系僅僅通過約束來
      2018-08-06 15:08:02323

      FPGA時(shí)序約束簡介

      在簡單電路中，當(dāng)頻率較低時(shí)，數(shù)字信號的邊沿時(shí)間可以忽略時(shí)，無需考慮時(shí)序約束。但在復(fù)雜電路中，為了減少系統(tǒng)中各部分延時(shí)，使系統(tǒng)協(xié)同工作，提高運(yùn)行頻率，需要進(jìn)行時(shí)序約束。通常當(dāng)頻率高于50MHz時(shí)，需要考慮時(shí)序約束。
      2018-03-30 13:42:5914017

      xilinx時(shí)序分析及約束

      詳細(xì)講解了xilinx的時(shí)序約束實(shí)現(xiàn)方法和意義。包括：初級時(shí)鐘，衍生時(shí)鐘，異步時(shí)終域，多時(shí)終周期的講解
      2018-01-25 09:53:126

      深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)FPGA 設(shè)計(jì)的最優(yōu)結(jié)果

      作為賽靈思用戶論壇的定期訪客（見 ），我注意到新用戶往往對時(shí)序收斂以及如何使用時(shí)序約束來達(dá)到時(shí)序收斂感到困惑。為幫助 FPGA設(shè)計(jì)新手實(shí)現(xiàn)時(shí)序收斂，讓我們來深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)
      2017-11-24 19:37:554737

      FPGA中的時(shí)序約束設(shè)計(jì)

      一個(gè)好的FPGA設(shè)計(jì)一定是包含兩個(gè)層面：良好的代碼風(fēng)格和合理的約束。時(shí)序約束作為FPGA設(shè)計(jì)中不可或缺的一部分，已發(fā)揮著越來越重要的作用。毋庸置疑，時(shí)序約束的最終目的是實(shí)現(xiàn)時(shí)序收斂。時(shí)序收斂作為
      2017-11-17 07:54:362236

      基于FPGA 和 SoC創(chuàng)建時(shí)序和布局約束以及其使用

      的關(guān)系。工程師利用這類約束確定是否有必要對路徑進(jìn)行分析，或者在時(shí)鐘路徑之間不存在有效的時(shí)序關(guān)系時(shí)忽視路徑。
      2017-11-17 05:23:012186

      FPGA開發(fā)之時(shí)序約束（周期約束）

      時(shí)序約束可以使得布線的成功率的提高，減少ISE布局布線時(shí)間。這時(shí)候用到的全局約束就有周期約束和偏移約束。周期約束就是根據(jù)時(shí)鐘頻率的不同劃分為不同的時(shí)鐘域，添加各自周期約束。對于模塊的輸入輸出端口添加
      2017-02-09 02:56:06490

      Xilinx時(shí)序約束培訓(xùn)教材

      FPGA學(xué)習(xí)資料教程之Xilinx時(shí)序約束培訓(xùn)教材
      2016-09-01 15:27:2723

      Xilinx時(shí)序約束設(shè)計(jì)

      Xilinx時(shí)序約束設(shè)計(jì)，有需要的下來看看
      2016-05-10 11:24:3318

      FPGA時(shí)序約束方法

      FPGA時(shí)序約束方法很好地資料，兩大主流的時(shí)序約束都講了！
      2015-12-14 14:21:2519

      Xilinx時(shí)序約束培訓(xùn)教材

      時(shí)序約束的概念 時(shí)序約束主要包括周期約束(FFS到FFS，即觸發(fā)器到觸發(fā)器)和偏移約束(IPAD到FFS、FFS到OPAD)以及靜態(tài)路徑約束(STA, IPAD到OPAD)等3種。通過附加約束條件可以使綜合布線工具調(diào)整映射和布局布線過程，使設(shè)計(jì)達(dá)到時(shí)序要求。例如用OFFSET_IN_BEFORE
      2011-03-16 18:10:38151

      時(shí)序約束用戶指南

      時(shí)序約束用戶指南包含以下章節(jié)： ?第一章“時(shí)序約束用戶指南引言” ?第2章“時(shí)序約束的方法” ?第3章“時(shí)間約束原則” ?第4章“XST中指定的時(shí)序約束” ?第5章“Synplify中指定的時(shí)
      2010-11-02 10:20:5679

      時(shí)序約束與時(shí)序分析 ppt教程

      時(shí)序約束與時(shí)序分析 ppt教程 本章概要:時(shí)序約束與時(shí)序分析基礎(chǔ)常用時(shí)序概念QuartusII中的時(shí)序分析報(bào)告 設(shè)置時(shí)序約束全局時(shí)序約束個(gè)別時(shí)
      2010-05-17 16:08:0280

      ISE時(shí)序約束

      ISE時(shí)序約束:What effects do timing constraints have on your project?• The implementation tools do
      2010-01-11 08:54:0687

      已全部加載完成