ADI公司和Xilinx聯(lián)手實現(xiàn)JEDEC JESD204B互操作性

　　能夠促進通信設備中廣泛采用完全可編程器件和ADI數(shù)據(jù)轉換器的里程碑

　　中國北京2013年9月24日——Analog Devices， Inc. （NASDAQ:ADI）和Xilinx， Inc. （NASDAQ:XLNX）日前宣布，Kintex?-7 FPGA中的Xilinx JESD204 LogiC ORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉換器之間的JESD204B實現(xiàn)互操作。實現(xiàn)邏輯和數(shù)據(jù)轉換器器件之間的JESD204B互操作性，是促進該新技術廣泛運用的一個重大里程碑。

　　轉向基于高速收發(fā)器的JESD204B標準，非常有利于提高通信設備的系統(tǒng)性能。JESD204B為制造商提供諸多優(yōu)勢，包括更高級別的系統(tǒng)集成、確定性延遲能力、更加簡單的多通道同步、體積更小且成本更低的器件封裝、更低的PCB復雜性和成本、優(yōu)化系統(tǒng)模塊化。

　　Xilinx通信業(yè)務部門高級產品經理Harpinder Matharu表示：“通過實現(xiàn)ESD204B互操作性，Xilinx和ADI展示了兩家公司在這一重要新標準領域的領先地位。Xilinx和ADI攜手合作，讓制造商能夠充分利用JESD204B來縮短開發(fā)時間，減少系統(tǒng)測試工作量，最大程度減少開發(fā)問題，從而加快他們的新產品上市?！?/p>

　　“對于全球的模擬和數(shù)字設計人員而言，Xilinx FPGA和ADI數(shù)據(jù)轉換器之間的互操作性測試是一個具有重大意義的里程碑，它將增強業(yè)界對這種新興高速轉換器接口的信心。結果證實，現(xiàn)成的ADI JESD204B數(shù)據(jù)轉換器和Xilinx FPGA可以無縫協(xié)同工作，”ADI公司全球聯(lián)盟主管Dave Babicz表示，“ADI的產品組合包括時鐘、放大器和其他元件，以及成功實施基于JESD204B的數(shù)據(jù)轉換器與FPGA互連設計所需的工具和軟件。ADI和Xilinx聯(lián)手提供了經過驗證的完整解決方案?！?/p>

　　新的JESD204B規(guī)范由JEDEC標準組織制定，可以消除邏輯器件和多種數(shù)據(jù)轉換器器件之間的連接限制，這些器件用于多模無線電、寬帶回程調制解調器、超聲監(jiān)控器和其他高性能設備。JESD204B可以消除連接瓶頸和復雜性，并且改進系統(tǒng)性能，同時降低成本。

　　此次實驗室聯(lián)合互操作性測試通過在Xilinx Kintex-7 XC7K325T FPGA和ADI AD9250器件之間進行一系列全面測試，成功地驗證了JESD204B subclass 0和subclass 1（確定性延遲）功能。

　　Xilinx JESD204 LogiCORE IP是業(yè)界首個JESD204B IP軟核，支持1、2、3、4、5、6、7或8個通道上 1 Gb/s至12.5 Gb/s的連續(xù)線路速率，在Zynq?-7000、Kintex-7和Virtex?-7 28nm器件中使用GTX或GTH收發(fā)器，在28nm Artix?-7 FPGA系列中使用GTP收發(fā)器。Xilinx JESD204B IP可以配置為發(fā)射器或接收器，支持發(fā)射器和接收器鏈路之間的收發(fā)器共用。

　　報價與供貨

　　· Xilinx JESD204 IP現(xiàn)在提供免費評估，網(wǎng)址為http://www.xilinx.com/products/intellectual-property/EF-DI-JESD204.htm。

　　· 有關ADI AD9250的更多信息，請訪問http://www.analog.com/zh/pr1009/ad9250

　　· 有關ADI JESD204的詳細信息，請閱讀以下網(wǎng)址的應用指南：http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf

　　· 通過中文技術論壇EngineerZone?聯(lián)系工程師和ADI產品專家：http://ezchina.analog.com/community/data-converters

　　· 更多有關產品信息，請致電亞洲技術支持中心：400 6100 006，或發(fā)送郵件至 china.support@analog.com ，也可點擊ADI官方微博http://weibo.com/analogdevices ，或通過手機登錄m. analog.com 或 www.analog.com了解最新產品等信息。

　　· 更多ADI產品及應用視頻，請訪問：http://videos.analog.com/category/chinese/

閱讀全文

adi(239814) adi(239814)
Xilinx(119164) Xilinx(119164)
JEDEC(17334) JEDEC(17334)

5G無線測試儀高通道數(shù)JESD204B時鐘生成參考設計

JESD204B 同步時鐘。此設計可提供多通道 JESD204B 時鐘，采用 TI LMK04828 時鐘抖動清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠實現(xiàn)低于 10ps 的時鐘間偏差。此

2018-10-15 15:09:38

JESD204C的標準和新變化

速率以支持更高帶寬應用的需求，提高有效載荷傳輸?shù)男?率，改進鏈路穩(wěn)健性。此外，他們希望編寫一個比JESD204B更清晰的規(guī)范，同時修復該版本標準中的一些錯誤。他們還希望提供向后兼容JESD204B

2021-01-01 07:44:26

JESD204接口簡介

標準：JESD204（2006年4月）2.JEDEC標準：JESD204A（2008年4月）3.JEDEC標準：JESD204B（2011年7月）作者簡介Jonathan Harris是ADI公司高速

2019-05-29 05:00:03

JESD204標準解析

提升。這些因素導致了該標準的第二次修訂——JESD204B。2011年7月，第二次修訂后的版本發(fā)布，稱為JESD204B，即當前版本。修訂后的標準中，其中一個重要方面就是加入了實現(xiàn)確定延遲的條款。另外

2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

FR-4 材料以全數(shù)據(jù)速率接收清晰的數(shù)據(jù)眼圖。特性使用低成本 PCB 材料實現(xiàn)高性能 JESD204B 串行鏈路了解有損通道的局限性并通過均衡技術突破限制使用基于公式的方法來優(yōu)化 ADC16DX370 的均衡特性此參考設計已經過測試，并包含 EVM、配置軟件和用戶指南`

2015-05-11 10:40:44

JESD204B中的確定延遲到底是什么？它是否就是轉換器的總延遲？

什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么？它是否就是轉換器的總延遲？JESD204B如何使用結束位？結束位存在的意義是什么？如何計算轉換器的通道速率？什么是應用層，它能做什么？

2021-04-13 06:39:06

JESD204B串行接口時鐘的優(yōu)勢

的時鐘規(guī)范，以及利用TI 公司的芯片實現(xiàn)其時序要求。1. JESD204B 介紹1.1 JESD204B 規(guī)范及其優(yōu)勢 JESD204 是基于SerDes 的串行接口標準，主要用于數(shù)模轉換器和邏輯器件

2019-06-19 05:00:06

JESD204B串行數(shù)據(jù)鏈路接口問題

MS-2503: 消除影響JESD204B鏈路傳輸?shù)囊蛩?/div>

2019-09-20 08:31:46

JESD204B偶爾失鎖的情況

使用AD6688時遇到一個JESD204B IP核問題。參考時鐘為156.25MHz，參數(shù)L=2，F(xiàn)=2，K=32，線速率為6.25Gbps，使用的為SYSREF always中的每個SYSREF都

2019-04-11 21:12:09

JESD204B協(xié)議介紹

的優(yōu)勢。有了 JESD204B，您無需再：使用數(shù)據(jù)接口時鐘（嵌入在比特流中）擔心信道偏移（信道對齊可修復該問題）使用大量 I/O（高速串行解串器實現(xiàn)高吞吐量）擔心用于同步多種 IC 的復雜方法（子類…

2022-11-21 07:02:17

JESD204B協(xié)議有什么特點？

在使用最新模數(shù)轉換器 (ADC) 和數(shù)模轉換器 (DAC) 設計系統(tǒng)時，我已知道了很多有關 JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA

2021-04-06 06:53:56

JESD204B接口標準信息理解

和 CMOS 接口提供的優(yōu)勢。有了 JESD204B，您無需再：使用數(shù)據(jù)接口時鐘（嵌入在比特流中）擔心信道偏移（信道對齊可修復該問題）使用大量 I/O（高速串行解串器實現(xiàn)高吞吐量）擔心用于同步多種 IC

2018-09-13 14:21:49

JESD204B是什么工作原理？控制字符是什么？

JESD204B的工作原理JESD204B的控制字符

2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南

2019-05-28 12:08:12

JESD204B的優(yōu)勢

如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設計，沒準聽說過新術語“JESD204B”。我在工作中看到過很多工程師詢問有關 JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣

2022-11-23 06:35:43

JESD204B的常見疑問解答

問：什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？答：無法確保差分通道上的直流平衡信號不受隨機非編碼串行數(shù)據(jù)干擾，因為很有可能會傳輸大量相反的1或0數(shù)據(jù)。通過串行鏈路傳輸

2024-01-03 06:35:04

JESD204B的系統(tǒng)級優(yōu)勢

PCB 布局有多大幫助的實例；高靈活布局：JESD204B 對畸變要求低，可實現(xiàn)更遠的傳輸距離。這有助于將邏輯器件部署在距離數(shù)據(jù)轉換器更遠的位置，以避免對靈敏模擬器件產生影響；滿足未來需求：該接口能夠

2018-09-18 11:29:29

JESD204B轉換器的確定性延遲解密

單個轉換器元件內的模擬處理架構部分相關。這在原理上與JESD204B鏈路部署中描述的確定性延遲的定義有所不同;該定義表明其與三個元件有關。對齊多個轉換器的解偏斜預算最大是多少?在ILAS處理階段

2018-10-15 10:40:45

JESD204B高速串行接口鏈路的均衡器優(yōu)化參考設計包括原理圖,物料清單及參考指南

in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a

2018-08-09 08:40:10

jesd204B調試經驗有哪些？注意事項是什么？

jesd204B調試經驗有哪些？注意事項是什么？

2021-06-21 06:05:50

jesd204b

我最近嘗試用arria 10 soc實現(xiàn)與ad9680之間的jesd204B協(xié)議，看了很多資料，卻依然感覺無從下手，不知道哪位大神設計過此協(xié)議，希望可以請教一番，在此先謝過。

2017-12-13 12:47:27

jesd204b ip核支持的線速率

因實際需求，本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù)，ADC發(fā)送的數(shù)據(jù)鏈路速率是15gbps, 廠家說屬于204b標準。我看到jesd204b的ip核標準最大是12.5gbps，但是支持的支持高達16.375 Gb/s的非標準線速率。請問我可以使用這個IP核接收ADC的數(shù)據(jù)嗎？

2020-08-12 09:36:39

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的？

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的

2023-12-04 07:27:34

FPGA高速數(shù)據(jù)采集設計之JESD204B接口應用場景

JESD204BSubclass1工作模式,通過FMC接口與高性能FPGA的GTH接口相連接收ADC采樣后的數(shù)據(jù),最終通過PCIE金手指與PC端進行傳輸。5、JESD204B協(xié)議中自同步加解擾電路設計與實現(xiàn)作為JEDEC最新修訂

2019-12-03 17:32:13

FPGA高速數(shù)據(jù)采集設計之JESD204B接口應用場景

通過PCIE金手指與PC端進行傳輸。5、JESD204B協(xié)議中自同步加解擾電路設計與實現(xiàn)作為JEDEC最新修訂的AD/DA串行傳輸協(xié)議,JESD204B采用自同步擾碼對數(shù)據(jù)鏈路層原始信號進行隨機化轉換

2019-12-04 10:11:26

ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決？

使用AD9680時遇到一個問題，AD9680采樣率為1Gsps，JESD204B IP核的GTX參考時鐘為250MHz，參數(shù)L=4，F(xiàn)=2，K=32，線速率為10Gbps，使用的為SYSREF

2023-12-12 08:03:49

ad9680 JESD204B接口同步信號RX_SYNC失鎖請問怎么解決？

使用AD9680時遇到一個問題，AD9680采樣率為1Gsps，JESD204B IP核的GTX參考時鐘為250MHz，參數(shù)L=4，F(xiàn)=2，K=32，線速率為10Gbps，使用的為SYSREF

2018-08-08 07:50:35

一文讀懂JESD204B標準系統(tǒng)

JESD204B到底是什么呢？是什么導致了JESD204B標準的出現(xiàn)？什么是JESD204B標準？為什么關注JESD204B接口？

2021-05-24 06:36:13

串行LVDS和JESD204B的對比

作者：George Diniz，ADI公司高速數(shù)據(jù)轉換器部產品線總監(jiān)JESD204B簡介開發(fā)串行接口業(yè)界標準JESD204A的目的在于解決以高效率且省錢的方式互連最新寬帶數(shù)據(jù)轉換器與其他系統(tǒng)IC

2019-05-29 05:00:04

以JESD204B subclass1來討論時鐘的時序需要以及TI時鐘芯片方案的實現(xiàn)

JESD204B采集卡項目綜合上板后，可以使用上位機通過千兆網(wǎng)來配置AD9144和AD9516板卡，實現(xiàn)高速AD采集。最終可以在示波器和上位機上采集到設定頻率的正弦波。本文重點介紹JESD204B

2019-12-17 11:25:21

使用AD9163的時候遇到JESD204B的SYNC信號周期性拉低如何解決？

我在使用AD9163的時候遇到JESD204B的SYNC信號周期性拉低。通過讀寄存器值如圖，發(fā)現(xiàn)REG470和REG471都為0xFF，而REG472始終為0.不知有誰知道是什么原因？該如何解

2023-12-04 07:30:17

關于JESD204B接口你想知道的都在這

關于JESD204B接口你想知道的都在這

2021-09-29 06:56:22

在Xilinx FPGA上快速實現(xiàn)JESD204B

取代連接轉換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx? FPGA上實現(xiàn)JESD204B接口，并為FPGA設計人員提供部分應用和調試建議

2018-10-16 06:02:44

基于高速串行數(shù)字技術的JESD204B鏈路延時設計

延遲變體之間的權衡因素使用公式化和基于規(guī)程的方法來設計鏈路延遲使用德州儀器 (TI) 的 ADC16DX370 或 LM97937 ADC 以及 Xilinx Kintex 7 FPGA 實現(xiàn) JESD204B 鏈路

2018-11-21 16:51:43

如何去實現(xiàn)JESD204B時鐘？

JESD204B數(shù)模轉換器的時鐘規(guī)范是什么？JESD204B數(shù)模轉換器有哪些優(yōu)勢？如何去實現(xiàn)JESD204B時鐘？

2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？

的模數(shù)轉換器(ADC)和數(shù)模轉換器(DAC)支持最新的JESD204B串行接口標準，出現(xiàn)了FPGA與這些模擬產品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去，大多數(shù)ADC

2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設計JESD204B時鐘

JESD204B系統(tǒng)（以LMK04821系列器件作為時鐘解決方案）的高級方框圖。圖1：典型的JEDEC JESD204B應用方框圖 LMK04821憑借來自第二鎖相環(huán)（PLL）電壓控制振蕩器的單個SYSREF時鐘分頻器來產生SYSREF信號。信號從分頻器被分配到個別的輸出路徑…

2022-11-18 06:36:26

寬帶數(shù)據(jù)轉換器應用的JESD204B與串行LVDS接口考量

interconnect configurations using JESD204A/JESD204B interfacing （Source： Xilinx?）?！　D1.使用JESD204A/JESD204B接口的典型

2021-11-03 07:00:00

帶JESD204B輸出的14位170Msps雙通道ADC

DC1974A-C，LTC2122演示板，14位，170Msps雙通道ADC，帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標準的CML輸出的LTC2122,14位雙

2019-06-20 08:05:16

無法在Vivado 2013.4中為JESD204B v5.1生成比特流

嗨，我嘗試在Vivado 2013.4中構建我們的設計并構建Xilinx JESD204B設計示例，我收到以下錯誤：錯誤：[Common 17-69]命令失敗：此設計包含不支持比特流生成的內核

2018-12-10 10:39:23

時序至關重要：怎么提高JESD204B時鐘方案的性能

方框圖。圖1：典型的JEDEC JESD204B應用方框圖 LMK04821憑借來自第二鎖相環(huán)（PLL）電壓控制振蕩器的單個SYSREF時鐘分頻器來產生SYSREF信號。信號從分頻器被分配到個別的輸出

2018-09-06 15:10:52

構建JESD204B鏈路的步驟

作者：Ken C在上篇博客《理解JESD204B協(xié)議》中，我對 JESD204B 協(xié)議中的三個狀態(tài)進行了概括性的功能介紹。這三個狀態(tài)對于在鏈路的 TX 和 RX 之間構建有效數(shù)據(jù)鏈路非常重要，它們

2018-09-13 09:55:26

構建JESD204B鏈路的步驟

在上篇博客《理解JESD204B協(xié)議》中，我對 JESD204B 協(xié)議中的三個狀態(tài)進行了概括性的功能介紹。這三個狀態(tài)對于在鏈路的 TX 和 RX 之間構建有效數(shù)據(jù)鏈路非常重要，它們是：代碼組同步

2022-11-21 07:18:42

測試JESD204無法正常工作

你好，我試圖僅在測試模式下測試JESD204B v6.2：001：無限期地發(fā)送/接收/K28.5/但首先在desing塊中有一個錯誤：[BD 41-967] AXI接口引腳/ jesd204

2019-04-19 13:06:30

高通道數(shù)JESD204B菊鏈可擴展時鐘解決方案

描述高速多通道應用需要低噪聲、可擴展且可進行精確通道間偏斜調節(jié)的時鐘解決方案，以實現(xiàn)最佳系統(tǒng) SNR、SFDR 和 ENOB。此參考設計支持在菊鏈配置中增加 JESD204B 同步時鐘。此設計可提供

2018-12-28 11:54:19

JESD204B FPGA調試軟件加快高速設計速度

全球領先的高性能信號處理解決方案供應商ADI今天發(fā)布了一款基于FPGA的參考設計及配套軟件和HDL代碼，該參考設計可降低集成JESD204B兼容轉換器的高速系統(tǒng)的設計風險。該軟件為JESD204B

2013-10-17 16:35:20

909

JESD204B解決方案簡化FPGA和高速數(shù)據(jù)轉換器的集成

Altera公司今天宣布，開始提供多種JESD204B解決方案，設計用于在使用了最新JEDEC JESD204B標準的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉換器的集成。很多應用都使用了這一接口標準，包括雷達、無線射頻前端、醫(yī)療成像設備、軟件無線電，以及工業(yè)應用等。

2014-01-24 10:14:58

1536

在Xilinx_FPGA上快速實現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實現(xiàn) JESD204B

2016-01-04 18:03:06

JESD204B協(xié)議概述

在使用我們的最新模數(shù)轉換器 (ADC) 和數(shù)模轉換器 (DAC) 設計系統(tǒng)時，我已知道了很多有關 JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E

2017-04-08 04:48:17

2131

在Xilinx FPGA上快速實現(xiàn) JESD204B

。隨著轉換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉換器和集成RF收發(fā)器中也變得更為常見。

2017-04-12 10:22:11

14645

JESD204B SystemC module 設計簡介(一)

和RTL代碼的編寫。設計以最新的版本JESD204B.01(July 2011)為參考，設計根據(jù)數(shù)據(jù)流的傳輸分為傳輸層、數(shù)據(jù)鏈路層、物理成進行代碼的編寫，其中JESD204B的模擬特性在本設計中因為無法實現(xiàn)，所以并沒有做過多的描述，具體的模擬的細節(jié)可以參考有JEDEC發(fā)布的標準協(xié)議。

2017-11-17 09:36:56

3002

如何在Xilinx FPGA上快速實現(xiàn)JESD204B？操作步驟詳細說明

轉換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步取代連接轉換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實現(xiàn) JESD204B物理層。

2017-11-17 14:44:16

6595

JESD204B標準及演進歷程

在從事高速數(shù)據(jù)擷取設計時使用FPGA的人大概都聽過新JEDEC標準「JESD204B」的名號。近期許多工程師均聯(lián)絡德州儀器，希望進一步了解 JESD204B 接口，包括與FPGA如何互動、JESD204B如何讓他們的設計更容易執(zhí)行等。本文介紹 JESD204B標準演進，以及對系統(tǒng)設計工程師有何影響。

2017-11-18 02:57:01

13942

JESD204B在時鐘方面的設計及其驗證實現(xiàn)

規(guī)范，以及利用TI 公司的芯片實現(xiàn)其時序要求。 1. JESD204B 介紹 1.1 JESD204B 規(guī)范及其優(yōu)勢 JESD204 是基于SerDes 的串行接口標準，主要用于數(shù)模轉換器和邏輯器件之間

2017-11-18 08:00:01

1831

簡述Arria10接口JESD204B的與ADI9144性能

Arria10接口的JESD204B與ADI9144的互操作性

2018-06-20 00:06:00

4053

為便于實現(xiàn)如此龐大的吞吐量，JESD204B標準應運而生

在此設置中，由于AD9250中沒有其他數(shù)字處理任務，所以JESD204B鏈路（JESD204B發(fā)射器）一目了然。對于JESD204B鏈路來說，通道A為轉換器“0”( M0 )，而通道B為轉換器“1”(M1)，這就意味著“M”的值為2。此設置的總線路速率為

2018-08-24 11:47:52

4212

JESD204B DSP套件的基本介紹

該視頻重點介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件，該套件采用Xilinx Kintex UltraScale KCU105開發(fā)板，KU40器件與ADI公司的AD-FMCDAQ2-EBZ高速模擬FMC模塊配合使用。

2018-11-26 06:53:00

2770

JESD204B接口標準中的眼圖測量

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-01 06:19:00

3157

JESD204B接口標準如何用于ADC到FPGA設計中

ADI和Xilinx的專家解釋了JESD204B接口標準的重要性，并說明了該標準如何用于ADC到FPGA設計中。

2019-08-01 06:15:00

2596

JESD204B傳輸層的實現(xiàn)方式介紹

這是ADI公司JESD204B在線研討會系列的第一部分，將討論傳輸層的基本元素，及其在ADI高速ADC、DAC和收發(fā)器中的實現(xiàn)方式。

2019-07-18 06:14:00

2901

JESD204B接口中的眼圖測量方法

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-19 06:06:00

4377

實現(xiàn)JESD204B A/D轉換器至FPGA設計的方法和技巧（3.3）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同展示兩種JESD204B A/D轉換器至FPGA設計，同時介紹其實現(xiàn)技巧。

2019-07-03 06:14:00

1959

JESD204B在A/D轉換器到FPGA設計中的作用（3.2）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同講解JESD204B介面標準的重要性，同時介紹它在A/D轉換器到FPGA設計中的作用。

2019-07-03 06:13:00

1292

使用JESD204B兼容型AD9250 A/D轉換器進行快速原型開發(fā)

使用JESD204B兼容型AD9250 A/D轉換器進行快速原型開發(fā)。這款器件隨FMC板提供，同時提供在線軟件和支持，是利用ADI的JESD204B數(shù)據(jù)轉換器連接Xilinx Kintex和Virtex FPGA的一種更快、更簡單的方式。

2019-06-25 06:16:00

2134

兩種JESD204B A/D轉換器轉FPGA設置與實現(xiàn)技巧

來自ADI公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉換器轉FPGA設置，同時介紹其實現(xiàn)技巧。

2019-06-21 06:01:00

2084

JESD204B在ADI轉換器中的實現(xiàn)方式

ADI Jesd204B在線研討會系列第4講，討論確定性延遲和多芯片同步，以及在ADI轉換器產品中的實現(xiàn)方式。

2019-06-11 06:16:00

2259

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

2021-02-19 16:05:33

驗證ADI轉換器與Xilinx FPGA和JESD204B/C IP的互操作性

驗證ADI轉換器與Xilinx FPGA和JESD204B/C IP的互操作性

2021-04-09 14:37:51

JESD204B互操作報告(AD9250 Xilinx Kintex7)

JESD204B互操作報告(AD9250 Xilinx Kintex7)

2021-05-19 20:52:50

驗證ADI轉換器與Xilinx FPGA和JESD204BC IP的互操作性

驗證ADI轉換器與Xilinx FPGA和JESD204BC IP的互操作性

2021-06-02 12:36:44

JESD204B是否真的適合你

作者：Sureena Gupta 如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設計，沒準聽說過新術語“JESD204B”。我在工作中看到過很多工程師詢問有關 JESD204B 接口的信息以及

2021-11-10 09:43:33

528

JESD204B時鐘網(wǎng)絡原理概述

明德?lián)P的JESD204B采集卡項目綜合上板后，可以使用上位機通過千兆網(wǎng)來配置AD9144和AD9516板卡，實現(xiàn)高速ad采集。最終可以在示波器和上位機上采集到設定頻率的正弦波。本文重點介紹JESD204B時鐘網(wǎng)絡。

2022-07-07 08:58:11

1296

如何構建您的JESD204B 鏈路

如何構建您的JESD204B 鏈路

2022-11-04 09:52:11

理解JESD204B協(xié)議

理解JESD204B協(xié)議

2022-11-04 09:52:12

JESD204B：適合您嗎？

JESD204B：適合您嗎？

2022-11-07 08:07:23

JESD204B學習手冊

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳，所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

2022-12-22 09:45:18

1774

FMC子卡設計原理圖：FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模塊, 超寬帶接收機, 多通道MIMO通信, JESD204B板卡, JESD204B

2023-01-06 10:06:44

439

在賽靈思FPGA上快速實現(xiàn)JESD204B

JESD204是一款高速串行接口，用于將數(shù)據(jù)轉換器（ADC和DAC）連接到邏輯器件。該標準的修訂版B支持高達12.5 Gbps的串行數(shù)據(jù)速率，并確保JESD204鏈路上的可重復確定性延遲。隨著轉換器速度和分辨率的不斷提高，JESD204B接口在ADI公司的高速轉換器和集成RF收發(fā)器中變得越來越普遍。

2023-01-09 16:41:38

2969

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標準發(fā)布的較新版本，適用于數(shù)據(jù)轉換器和邏輯器件。如果您正在使用FPGA進行高速數(shù)據(jù)采集設計，您會聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢，因為它包括更簡單的布局和更少的引腳數(shù)。

2023-05-26 14:49:31

361