EUV 光刻制造全流程設(shè)計(jì)解析

世界上所有的制造業(yè)都是建立在堆疊具有各種公差和變化范圍的多個(gè)過(guò)程和系統(tǒng)之上的，以獲得始終如一的有用產(chǎn)品。這一點(diǎn)在半導(dǎo)體制造中表現(xiàn)得最為明顯，因?yàn)樗鞘澜缟献顝?fù)雜的制造工藝，對(duì)錯(cuò)誤的容忍度最低。盡管存在這些挑戰(zhàn)，半導(dǎo)體行業(yè)還是將數(shù)百個(gè)抽象層堆疊在一起，以便軟件世界看到一個(gè)一致的設(shè)備。當(dāng)層被剝離時(shí)，極大的變化就會(huì)顯現(xiàn)出來(lái)。

從晶圓廠出來(lái)的每個(gè)芯片，即使是相同的設(shè)計(jì)，對(duì)于任何給定的性能水平也會(huì)消耗不同的功率。許多芯片都會(huì)有缺陷，導(dǎo)致最終芯片在幾個(gè)禁用的“內(nèi)核”和 IO 的情況下收獲良率。例如，所有 Nvidia A100 和 H100 GPU 都禁用了約 10% 的芯片。原因在于現(xiàn)代高性能半導(dǎo)體上數(shù)十億個(gè)晶體管和互連中嵌入的制造差異，這些差異是通過(guò)數(shù)千個(gè)不同的工藝步驟創(chuàng)建的。每個(gè)單獨(dú)的晶體管將需要不同量的電壓來(lái)切換。互連、過(guò)孔和接觸的每一部分將具有不同的電阻。

讓我們看看 EUV 光刻，因?yàn)檫@是制造先進(jìn)半導(dǎo)體的核心技術(shù)之一。其全流程涉及了從 EUV 光源到反射鏡系統(tǒng)，再到光掩模，再到對(duì)準(zhǔn)系統(tǒng)，再到晶圓載物臺(tái)，再到光刻膠化學(xué)成分，再到鍍膜機(jī)和顯影劑，再到計(jì)量學(xué)，再到單個(gè)晶圓。

EUV 是一個(gè)充滿復(fù)雜性、不確定性和不完美的過(guò)程，但它確實(shí)有效。臺(tái)積電、三星和 SK 海力士都在生產(chǎn)不同數(shù)量的 EUV。英特爾還秘密表示，他們正在為intel 4 工藝節(jié)點(diǎn)中的 EUV 光刻做好制造準(zhǔn)備。我們并不真的相信他們，因?yàn)槲覀儷@得的內(nèi)部文件顯示英特爾首款使用 EUV 的大批量產(chǎn)品 Meteor Lake 再次被推遲，“準(zhǔn)備發(fā)貨”日期至少推遲到 2023 年第 52 周。這表明英特爾在將生產(chǎn)規(guī)模設(shè)計(jì)實(shí)施到 EUV 工藝技術(shù)方面面臨挑戰(zhàn)。

單個(gè)過(guò)程步驟中的微小變化累積起來(lái)可能會(huì)嚴(yán)重偏離預(yù)期結(jié)果，最終導(dǎo)致最終產(chǎn)品失敗。例如，飛機(jī)發(fā)動(dòng)機(jī)中的激光鉆孔或精密鑄造問(wèn)題可能導(dǎo)致渦輪葉片不平衡。這種不平衡的渦輪機(jī)將導(dǎo)致額外的振動(dòng)，降低效率并最終導(dǎo)致發(fā)動(dòng)機(jī)磨損并提前失效?，F(xiàn)在考慮一下，飛機(jī)發(fā)動(dòng)機(jī)在制造精度、工藝變化公差范圍、化學(xué)、物理和步驟數(shù)量方面比半導(dǎo)體簡(jiǎn)單得多。

前沿晶圓廠中的大多數(shù)工具都可以在幾個(gè)原子的精度內(nèi)沉積、拋光或蝕刻材料。數(shù)千個(gè)工具/流程步驟鏈中的每個(gè)后續(xù)工具都將不斷調(diào)整其流程參數(shù)。這些條件和調(diào)整是通過(guò)使用過(guò)程控制來(lái)確定的。過(guò)程控制包括計(jì)量/檢測(cè)工具和控制它的軟件。晶圓廠每年在過(guò)程控制上的花費(fèi)超過(guò) 200 億美元。

如果蝕刻工具有四個(gè)腔室，過(guò)程控制智能和晶圓廠網(wǎng)絡(luò)路由將根據(jù)該工藝步驟中的可用性和產(chǎn)量指標(biāo)來(lái)確定將晶圓發(fā)送到四個(gè)腔室中的哪一個(gè)。他們還將調(diào)整腔室條件并監(jiān)控是否需要維護(hù)。事實(shí)上，即使是落后的晶圓廠也會(huì)為每個(gè)單獨(dú)的晶圓或批次調(diào)整工具設(shè)置，以將每個(gè)特征的累積公差范圍保持在最低可行規(guī)格。

為了強(qiáng)調(diào)這一點(diǎn)，高度的變化和不確定性是如此普遍，以至于生產(chǎn)晶圓廠將使用多種不同的 EUV 工具測(cè)試光掩模。這些生產(chǎn)工廠可能只在一種特定的 EUV 工具上運(yùn)行該光掩模，以產(chǎn)生最高的產(chǎn)量或最可控的缺陷。請(qǐng)注意，現(xiàn)代臺(tái)積電 5nm 設(shè)計(jì)有約 81 個(gè)掩模，單個(gè)晶圓廠每年將運(yùn)行數(shù)十或數(shù)百個(gè)設(shè)計(jì)。此外，光掩模與 EUV 工具的匹配會(huì)定期重新測(cè)試，因?yàn)檠谀１仨毎攵ㄆ诘剡M(jìn)行維修或重制。

類(lèi)似地，即使相同類(lèi)型的計(jì)量/檢測(cè)工具是從同一設(shè)施創(chuàng)建和運(yùn)輸?shù)?，它們也可能只用于選定的層，因?yàn)樵跍y(cè)量只有幾個(gè)原子的特征時(shí)，工具與工具之間的差異很大在尺寸方面。事實(shí)上，在某些情況下，超過(guò) 25% 的誤差預(yù)算（堆疊變化）被計(jì)量和檢測(cè)成像工具的不確定性所消耗。旨在提供數(shù)據(jù)以幫助調(diào)整使用中的工具和流程的工具也非常不完美。

晶圓廠必須跳過(guò)很多很多的漏洞，才能相信他們的計(jì)量設(shè)備能夠準(zhǔn)確描述他們正在處理的晶圓上實(shí)際發(fā)生的情況。許多錯(cuò)誤和缺陷源于 EUV 工具和工藝。在相同劑量下，相對(duì)于 DUV ，EUV僅僅有 1/14 的光子撞擊晶圓。因此，這引入了相當(dāng)多的隨機(jī)缺陷，這些缺陷源于更少光子的更隨機(jī)分布。EUV 光刻中的隨機(jī)性是指圖案中可能發(fā)生的隨機(jī)變化。

這些隨機(jī)缺陷對(duì)晶圓制造行業(yè)來(lái)說(shuō)是一個(gè)價(jià)值數(shù)十億美元的問(wèn)題。數(shù)百億美元用于表征計(jì)量和檢測(cè)工具的變化。然后將此處生成的數(shù)據(jù)反饋到逐個(gè)晶圓、逐個(gè)設(shè)計(jì)或逐個(gè)工具的修改過(guò)程或工具參數(shù)中。沒(méi)有兩個(gè)晶圓、工具或設(shè)計(jì)是相同的，并且在晶圓廠網(wǎng)絡(luò)的每個(gè)方面都有大量的調(diào)整和優(yōu)化。

一個(gè) gigafab 將在約 250,000 個(gè)飛行中的晶圓上運(yùn)行 1000 個(gè)步驟，其中約 100,000 個(gè)在一個(gè)月內(nèi)完成，新的 100,000 個(gè)在一個(gè)月內(nèi)開(kāi)始。不能低估路由、優(yōu)化和決策的后勤挑戰(zhàn)。

因?yàn)樵谶@過(guò)程中，隨機(jī)指標(biāo)不僅呈線性增長(zhǎng)，而且它們?cè)谖覀兇蛴〉年P(guān)鍵維度中所占的百分比呈指數(shù)增長(zhǎng)。

我們有機(jī)會(huì)與 Chris Mack（又名“Litho Guru”）聊了聊該行業(yè)面臨的許多困難以及已經(jīng)開(kāi)發(fā)的一些解決方案。對(duì)于那些不知道的人，Chris Mack 曾與 Lotus Elise 打賭 EUV 不會(huì)在 SPIE 光刻和高級(jí)圖案會(huì)議的特定日期前準(zhǔn)備好。另一個(gè)有趣的故事是，他在這次會(huì)議上開(kāi)玩笑地制作并戴了一頂紅色的“Make EUV Great Again”帽子。

有一些主要的變化和缺陷類(lèi)別。這些都會(huì)增加導(dǎo)線電阻、柵極泄漏，甚至導(dǎo)致短路或其他導(dǎo)致芯片無(wú)法使用的缺陷。

疊加/局部邊緣放置錯(cuò)誤

如前所述，臺(tái)積電 5nm 工藝有約 81 個(gè)光掩模。這是經(jīng)歷整個(gè)光刻過(guò)程的 81 個(gè)不同實(shí)例。此外，中間還會(huì)有數(shù)以千計(jì)的其他制造步驟。

覆蓋或局部邊緣放置錯(cuò)誤是沉積、光刻、蝕刻循環(huán)中的一個(gè)特征放置在前一個(gè)循環(huán)中的另一個(gè)特征之上的變化。一層上的 +1nm 未對(duì)準(zhǔn)和下一層上的 -1nm 未對(duì)準(zhǔn)在特征放置方面的差異最多可達(dá) 2nm。這些類(lèi)型的錯(cuò)誤可能會(huì)在許多步驟中累積起來(lái)，并且可能是災(zāi)難性的。

我們?cè)谠?jīng)討論的一個(gè)例子是 TSMC 與 Intel 的自對(duì)準(zhǔn)觸點(diǎn)，它們?cè)噲D通過(guò)使圖案化特征更能抵抗放置錯(cuò)誤來(lái)減輕一些疊加錯(cuò)誤的堆疊。

局部臨界尺寸均勻性 (CDU)

變化的另一個(gè)主要來(lái)源是局部臨界尺寸均勻性。如果我們希望彼此相鄰的特征理想情況下應(yīng)該是統(tǒng)一的，但在許多情況下，它們不是。在這個(gè)例子中，讓我們縮小到連接芯片各個(gè)金屬層的過(guò)孔和觸點(diǎn)。

當(dāng)這些隨機(jī)變化變得足夠大時(shí)，它們會(huì)導(dǎo)致缺陷丟失或合并：接觸極、橋接、斷裂、線路和空間。如果你的芯片上有 1000 億個(gè)觸點(diǎn)/通孔，其中一個(gè)丟失了，那么你的整個(gè)芯片就壞了（當(dāng)然會(huì)內(nèi)置一些冗余）。對(duì)于直徑僅為幾十納米的特征，該行業(yè)的缺陷率必須約為千億分之一。

線邊緣粗糙度 (LER)

線邊緣粗糙度 (LER) 是特征邊緣的變化。LER 可以定義為圖形特征邊緣的粗糙度或不規(guī)則性，例如線條或溝槽，這可能導(dǎo)致偏離所需的關(guān)鍵尺寸。

LER 會(huì)對(duì)最終產(chǎn)品的性能和可靠性產(chǎn)生重大影響。例如，在晶體管柵極的情況下，LER 的變化會(huì)影響晶體管的電氣特性，從而導(dǎo)致漏電流增加和器件性能降低等問(wèn)題。

? ? ? ?

線寬粗糙度 (LWR)

LWR 可以定義為特征寬度的粗糙度或不規(guī)則性，例如線條或溝槽，這會(huì)導(dǎo)致偏離所需的臨界尺寸。在金屬互連的情況下，LWR 的變化會(huì)影響線路的電阻，從而導(dǎo)致功耗增加或設(shè)備性能降低等問(wèn)題。

? ? ? ?

光學(xué)鄰近校正 (OPC)

光掩模可以被認(rèn)為是芯片的模板。光掩模用電子束圖案化并放置在光刻工具內(nèi)。然后，光掩模可以吸收或散射光子，或允許它們穿過(guò)晶圓。這就是在晶圓上創(chuàng)建圖案的原因。

OPC 旨在糾正光刻過(guò)程中發(fā)生的圖案化特征的扭曲或變形。通過(guò)對(duì)它們進(jìn)行補(bǔ)償，制造商可以在圖形特征中實(shí)現(xiàn)更高的準(zhǔn)確性和一致性，從而提高最終產(chǎn)品的性能和可靠性。下面是具有更高級(jí)條件的 OPC 的早期形式，包括在 TSMC 批量使用曲線 ILT 掩模。

編輯：黃飛

?